论文部分内容阅读
信息是人类智能活动的重要来源之一。目前信息及图像处理系统在军事、工业生产和医学等多个领域得到了广泛的应用，然而信息处理依然面临着许多挑战性的问题。随着应用要求的不断提高以及科学技术的飞速发展，信息和图像的数据量明显增加，如何解决好信息处理的实时性以及信息处理的效果的矛盾，是高速信息处理技术研究的一个关键问题，而基于DSP+FPGA的高速并行信息处理系统就成为解决这些问题的主要手段。 本文对基于多DSP的高速信息处理系统的关键技术进行了研究和比较，提出了由3片高性能定点DSP芯片TMS320C6455和一片高性能FPGA芯片组成的并行处理系统实现方案。三片DSP采用主从结构，一片主要用来主控整个系统，两片从片主要用于运算。 首先本文通过对多DSP并行信息处理单元的功能需求分析，结合系统的硬件平台，设计并实现了基于DSP/BIOS操作系统的并行信息处理系统的软件设计，详细介绍了系统的软件设计流程、DSP/BIOS启动过程、系统的存储空间分配和底层自检模块的任务设计。实现通过操作系统的任务调度、完成并行信息处理单元的各个功能模块的处理任务。 其次，针对并行信息处理系统中信息及图像数据传输流对带宽需求逐步增加的现状，系统采用千兆以太网作为传输媒介与上位机进行高速数据通信，并在主DSP上通过修改EMAC接口的底层驱动程序，移植了TI公司的NDK网络开发包，针对并行信息处理单元，在TCP/IP协议的基础上设计并实现了应用层的通信协议，实现了系统与上位机高速可靠的数据通信。 再次，针对并行信息处理的实际应用，并参照系统中数据和指令的通信需求，设计了基于串行RapidIO通路的传输协议。该通信传输协议分别针对指令和大量的信息图像数据设计了不同的传输模式，提高了DSP间的通信传输效率，减少了处理器间的通信开销。通过数据传输的超时和错误重发机制，通信协议能够保证数据传输的正确性和可靠性，确保系统内部数据传输的高速可靠。 最后，根据构建的并行体系结构，将小目标识别算法多路并行地分配到DSP中进行并行信息处理系统的功能和性能验证。小目标识别系统中图像的帧频高，数据量大，且对实时性的要求较高。实验结果表明，系统能够应用于信号处理和图像处理等应用场合，运行正常，该并行信息处理单元的设计达到了预期的要求。