射频前端在现代通讯电路中起着接收和处理信息的作用,是通讯模块中一个非常重要的部分。由于CMOS射频集成电路有体积小、功耗较低以及易于和其它系统集成的特点,CMOS射频集成电路从上世纪90年代起成为了学术界和研究界关注的热点。CMOS射频集成电路有许多的应用,主要是电路指标要求较低的低成本设计。CMOS射频集成电路与用传统工艺实现的射频电路相比有其弱点,现今的CMOS射频芯片通常还采用了一些特殊工艺以达到所要求的指标,增加了成本,但与传统工艺相比仍有很大的优势。本文的设计则旨在用标准的数字CMOS工艺来完成射频电路的设计。这对于提高芯片集成度以及进一步降低成本等,都有很大的益处。本文设计了基于标准的数字CMOS工艺的低噪声放大器和混频器。首先,在广泛阅读文献的基础上,对文献中的MOS噪声研究做了分析总结和取舍,比较了目前业界使用的不同噪声模型,并得到对电路设计具有指导意义的结论。而后设计了单端转双端的低噪声放大器。这一类的低噪声放大器对于将整个射频模块和后端的数字电路集成很有益。同时提出了将ESD的寄生电容吸收到LNA输入匹配网络中的设计方式,并与传统的计算方式做了对比。接着本文提出了一个新型的、只需要单端本振输入的有源混频器,简化了整体电路设计,并降低了本振相噪带来的影响。最后介绍了版图设计和测试工作。在阅读参考文献和实际设计经验总结的基础上依据版图的设计流程归纳总结了射频MOS电路版图设计的一些要点,对本次的测试结果做了简单分析。测试结果表明,本文提出的设计方式和电路有其可行性。用标准的数字CMOS工艺来完成射频电路的设计是可能的。