高频磁性器件的集成已经成为了阻碍电子信息产业以及物联网发展的重要因素,高性能的软磁薄膜则是其中最主要的挑战之一。如何制备出具有高饱和磁化强度、高电阻率、高稳定性、低矫顽力、合适的共振频率的软磁薄膜成为研制高频磁性器件不可避免的问题。此外,软磁薄膜的小尺寸化以及图形化后电磁性能的变化也是器件集成化需要着重考虑的问题。基于磁性器件的高频化、集成化要求,本论文首先采用射频磁控溅射制备了FeCo TiO纳米颗粒膜,研究了影响薄膜磁性能及高频特性的因素及物理机制,通过改变材料体系及工艺条件实现薄膜性能的大范围调控;其次根据器件的具体应用需求,分别研制了基于抗电磁干扰噪声抑制器以及片上集成电感的软磁薄膜;最终结合微电子工艺,解决了深硅刻蚀、铜电镀、聚酰亚胺固化及刻蚀等关键工艺,研制出薄膜抗电磁干扰噪声抑制器以及片上集成电感,并分析了磁性薄膜和其他因素对器件性能的影响。采用共溅射的办法制备了FeCo TiO纳米颗粒膜,研究了薄膜厚度以及溅射功率对薄膜性能的影响,初步实现了性能的调控,共振频率有效可调范围达到1 GHz;改变了FeCo磁性相的含量,实现了饱和磁化强度以及电阻率的大范围调控,随着FeCo含量从0.58增大到0.9,饱和磁化强度从11.3 kGs增大逐渐增大到19 kGs,而电阻率则从1732μΩcm逐渐减小到365μΩcm,铁磁共振频率则是先增大后减小在FeCo为0.68时达到3.2 GHz;改变倾斜溅射角实现了共振频率的大范围内调控,当倾斜角从10度增大到45度,各向异性场从51 Oe变化到270 Oe,共振频率则从2.5 GHz改变到6 GHz;温度稳定性研究发现,薄膜在室温到80摄氏度范围内磁性能及高频特性稳定。在实现了薄膜性能的调控后,对基于抗电磁干扰噪声抑制器的薄膜进行了研究,通过改变靶材中TiO₂以及Ti贴片的数量从而改变了薄膜中Ti以及O的相对含量,造成薄膜出现了双峰现象。对样品进行了低场FMR、变频扫场FMR以及微结构测试,发现双峰的出现主要是由于薄膜中出现了两个具有不同的饱和磁化强度以及不同的各向异性场的磁性相。基于双峰现象,设计了不同厚度多层膜结构,拓宽了薄膜磁导率虚部的带宽;利用微电子加工工艺,研制了基于共面波导的薄膜抗EMI噪声抑制器,发现采用双峰不同厚度多层膜结构的抑制器,S21最小达到了-8 dB,并且在3 GHz以上都小于-6 dB。片上集成电感的研发是高频磁性器件集成化的核心内容,其中磁芯薄膜对电感的性能起到了至关重要的作用。本论文首先对倾斜缠绕型螺线管电感进行了三维电磁场仿真并对其结构参数进行了优化设计;其次,在前面薄膜的研究基础上,进一步对基于片上集成电感的磁芯薄膜进行了研究,发现了薄膜小尺寸化以及图形化后,边界效应以及退磁场会恶化薄膜磁性能及高频特性,因此设计了FeCo TiO/SiO₂/FeCo TiO三明治结构多层磁芯膜,利用上下两层磁膜之间的交换耦合作用抑制了退磁场对性能的影响。在解决了铜电镀、深硅刻蚀、聚酰亚胺的固化和通孔刻蚀、平坦化等一系列工艺难点的基础上,制备出了片上集成电感并实现了载片测试,最终电感的感值能达到14.2 nH,面积为0.14 mm2,单位面积感值密度达到100 nH/mm²以上,Q峰值能达到7.5,饱和电流则达到450 mA。对比研究了不同磁芯厚度的倾斜缠绕型螺线管电感,发现磁芯的引入极大的增强了电感的性能,并且磁芯厚度越厚,电感性能越好,通过对比发现在100 MHz到500 MHz时电感损耗的机制主要是磁滞损耗而不是涡流损耗;改变线圈匝数,发现电感感值与匝数的平方几乎成正比,但是由于匝数的变化会造成磁芯形状的变化从而引起退磁场的变化,因此感值也与退磁因子有关。最后,根据集成电感的应用需求,设计并制备了两种耦合电感,最终闭合磁路耦合电感具有更大的感值以及Q值,但是开路耦合电感具有明显的耦合因子的优势。