流水线结构模数转换器是一种研究和应用非常广泛的模数转换器结构，它的优越性是在保证高速工作的同时，可实现8位以上高分辨率，并且大大减少了比较器个数，从而减少了面积，降低了功耗。流水线A／D转换器的内部电路包括采样保持电路、余量增益电路(MDAC)、动态比较器、运算放大器、基准源等模拟电路模块，以及寄存器组、选择器、时钟产生电路等数字电路模块，属于数模混合电路。由于本设计对数字电路部分的性能要求较宽松，而且电路结构相对简单，所以采用和模拟电路一致的设计方法。本文在电路设计方面主要介绍了单元电路的设计方法。对于采样保持电路采用了电容底极板采样技术，不仅有效地避免了电荷注入效应引起的采样信号失真，而且消除了时钟馈通效应的不良影响；在每级子模块中采用了没有直流功耗的差分对动态比较器，即提高了速度又降低了功耗；运算放大器采用了可以提高运放增益同时不影响运放单位增益带宽的带增益提高的折叠级联式结构。本文中的电路均是基于3.3V单电源供电的CMOS工艺，并利用HSPICE软件、采用0.18um工艺条件的SMIC_V1P5参数模型进行了仿真。电路仿真结果显示，在典型模型参数和典型仿真条件(TT)下，各相指标都能达到设计要求；但是在最坏模型参数和最坏仿真条件(SS)下，电路的噪声会显著增加从而使A／D转换器的性能指标达不到设计规格，因此接下来的工作需要在SS条件下对电路的噪声做进一步的分析和改进。目前，芯片已流片完成并准备测试。