世界正在向信息化社会迈进，电信网、计算机网和Internet网正在爆炸性地发展，信息高速公路的大规模建设迫在眉睫。光纤通信由于其容量大、传输距离远、节省资源、抗干扰、抗辐射等诸多优点，正在得到越来越广泛的应用。 时钟恢复电路(CRC)是光纤通信和许多类似数字通信系统中不可缺少的关键电路。近年来，随着光纤标准向STM-16(2.5Gb/s)和STM-64(10Gb/s)级别的提升，系统对芯片速度提出了更高的要求，而CRC正是速度提升的主要瓶颈。因此，对不同速率级别的时钟恢复电路的设计将具有重要的意义。 为了满足产品的高可靠性和低成本的要求，芯片的集成度亟需提高。本次设计采用电荷泵锁相环(CPPLL)结构的时钟恢复电路，对锁相环中的鉴相器进行了特别设计，此鉴相器的显著优点是：在实现鉴相的同时也实现了数据判决和1：2分接的功能。这样就通过此结构的电荷泵锁相环将光接收机中的三个功能模块即时钟恢复、数据判决与分接合为一个芯片，从而显著提高了光接收机的集成度。 文章给出了基于0.25μm-CMOS(互补金属氧化物半导体)工艺、采用CPPLL型结构的时钟恢复、数据判决与1：4分接(CDRC-1：4DEMUX)三功能芯片完整的电路设计、模拟结果、版图设计和测试结果。测试结果表明，采用该方案的CDRC-1：4DEMUX芯片主要功能工作正常，初步达到了设计要求。