随着集成电路的工艺水平进入纳米级时代,负偏置温度不稳定(Negative Bias Temperature Instability,NBTI)效应引起的老化效应已经成为影响电路可靠性与使用寿命的关键因素。NBTI效应会增加PMOS管的老化时延,最终影响电路正常的逻辑输出。因此,有关抗NBTI老化技术的研究已经成为集成电路可靠性设计的重要内容。并且,亚阈值漏电流的急剧增大引起电路泄漏功耗(Leakage Power)的增加,会降低电路的使用寿命。由于阈值电压对NBTI效应的影响和对泄漏功耗的影响不同,研究协同缓解NBTI效应和电路泄漏功耗的方法显得尤为重要。传统的多阈值电压方法缓解电路NBTI效应时,只考虑了电路中的一条关键路径,忽略了电路中其它可能超过规定时序约束的路径集合,因此降低了电路的抗老化效果。本文提出一种考虑功耗约束的多阈值电压方法缓解电路老化的方案,根据预设的时序余量,找到电路中所有可能出现时序违规的路径集合,并重新定义关键门的权值计算公式,将电路关键路径上标准阈值电压类型的逻辑门替换成低阈值电压类型,最终得到电路中所有逻辑门的阈值电压类型。ISCAS85电路的仿真结果表明:在一定的功耗约束下,本文方案的老化时延改善率最高可达12.97%,优于传统的多阈值电压方案,并且电路的规模越大,本文方案的抗老化效果越好。本文考虑功耗约束的多阈值电压方法在减缓电路NBTI效应时,给电路带来了一定的功耗开销。因此,本文提出一种协同缓解NBTI效应与降低电路泄漏功耗的方案:在考虑功耗约束的多阈值电压方案基础上加以操作,找到电路中的非关键门集合,并定义了非关键门的权值计算公式,将非关键门替换成高阈值电压类型。和考虑功耗约束的多阈值电压方案相比,本文方案在保证电路抗老化性能不变的条件下,泄漏功耗开销平均减少了28.50%,有效地降低了电路的泄漏功耗,提高了电路的可靠性。