在典型的嵌入式系统中,提高处理器的速度是改善系统性能的解决方案之一。高速缓存和更先进的处理器架构的使用不断提高着微处理器的性能,但研究表明处理器总线频率的增长速度相对处理器内核性能的增长速度较慢,而且两者之间的差距正在不断扩大。处理器速率的提高无助于改进处理器和外设芯片之间的连接或多处理器系统中多个处理器之间的连接。系统互连,即系统内不同组件之间彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。尽管过去几年里总线性能呈现了惊人的增长,但许多迹象同时也表明传统的分层共享总线的潜在功能已得到了完全的发挥。为了满足未来高性能嵌入式系统的I/O性能需求和快速高效的信号处理和数据传输,迫切需要一种新的系统互连技术来保证总线性能的继续增加,并将处理器性能转化为系统性能。通过指定高性能包交换互连技术,以便在系统内的微处理器、DSP、通信和网络处理器、系统存储器以及外设之间进行数据和控制信息传输,RapidIO架构消除了瓶颈问题。RapidIO架构通过提供带宽、软件独立性、容错性和短等待时间,满足更高的性能要求。由于RapidIO在路由、交换、容错纠错、使用方便性上有完善的考虑,可以实现基于硬件的高性能可靠数据传输,所以必将在嵌入式系统、3G和3G之后的Beyond3G/4G移动通信基站,高性能数字信号处理系统中得到广泛应用。本文对串行RapidIO协议在下一代无线基站中的应用进行了深入的研究。首先详细讨论了RapidIO协议的关键技术和无线基站的发展演变趋势,针对RapidIO在无线通信领域的应用前景,提出了在下一代无线基站中基于串行RapidIO互联技术的设计思路,并在现有基站架构基础上对该设计方法的可行性及技术优势进行了实践验证。在文中主要对验证方案的FPGA设计与实现进行了详细地阐述,最后给出了软件仿真和硬件实现的结果。从理论分析和实验得到的结果来看,相对于其他的互联架构,RapidIO在功能、性能和成本方面具有较明显的优势。对嵌入式系统尤其是无线基础设施中的基站,串行RapidIO是最佳的互连技术之一。高达10Gb/s的带宽、低时延和低软件复杂度满足了飞速发展的通信技术对性能的苛刻需求;串行差分模拟信号技术满足了系统对引脚数量的限制,及对背板传输的需求;灵活的点对点对等互连、交换互连,和可选的1.25G/2.5G/3.125G三种速度能满足多种不同应用的需求。