微电子封装器件中框架和基板类互连方式随着芯片集成度的提升已逐渐成为集成电路产业发展的瓶颈。而随之出现的扇出型封装虽然使用重布线层技术为互连开辟了新的道路,但其工艺中出现的翘曲与芯片偏移等技术问题以及高成本使得此封装方案难以在功率器件封装中推广。针对扇出型封装中互连技术的优化问题,本文基于模塑封互连技术,提出了一种适用于MOSFET器件端子整合的封装结构设计与工艺方案,采用有限元仿真方法进行应力应变和热分析,并通过实验进行部分关键工艺进行验证,旨在探寻一种避免芯片偏移与光刻对准精度问题的低成本器件制造方法,提高扇出型封装器件的生产效率。研究内容包含以下几个方面:（1）提出一种基于模塑封互连技术的封装方案,将MOSFET器件栅极、源极与漏极整合至同一平面内。使用在芯片栅极与框架引脚之间单根引线键合的方式避免光刻精度问题;利用在阶梯式塑封结构表面整层覆铜的方式代替使用光刻设备通过光刻图案制作重布线层以减少光刻技术引入的封装成本;芯片源极通过在塑封料表面制作盲孔及铜层与框架其余引脚互连,减薄了封装厚度且增强散热性能。（2）以一款MOSFET芯片为封装对象,限定相关设计规范,根据设计规范的要求进行封装结构与工艺流程设计。封装结构设计主要内容为引线框架设计图、引线键合设计图、外形以及整体设计图四个部分。工艺流程内容主要为通过更改模具、粘接胶膜与光刻图案实现互连的三种封装方案。（3）使用有限元方法对三种封装结构方案进行了封装翘曲与应力,芯片结温与封装热阻的模拟分析。仿真结果显示,通过光刻图案实现互连的方案,其散热性能最优但翘曲值最大,总体符合工艺条件与使用要求;对通过更改模具实现互连的封装方案进行了单一变量的仿真分析。综合结果显示,影响封装翘曲的决定性因素为材料的热膨胀系数,材料之间热膨胀系数越接近,翘曲值越小。另外塑封体厚度越大,翘曲程度越低;热性能方面,芯片的功耗越高相应的结温就越高。而影响热阻关键的因素为材料的热传导系数,材料热传导系数越大,说明材料导热性能越强,则热阻越小。（4）在封装设计与仿真分析的基础上,完成了部分封装工艺的验证过程。实验包含MOSFET芯片钎焊、芯片栅极引线键合、粘胶膜阶梯式塑封、塑封料表面制作盲孔与铜互连层以及最后的器件切割成型。实验结果显示,各步骤工艺质量合格,完成封装工艺步骤验证。本文研究并设计的封装工艺方案能够适用于单个MOSFET器件的封装,仿真分析和部分工艺验证结果对于研发新型功率器件封装具有一定的指导意义。