便携式数字存储示波器是现代示波器发展的方向之一,市场潜力巨大,但由于其技术含量极高,从目前了解的情况看,国内虽有这方面的研究,但尚无本国产品上市,属于测试仪表方面众目交注的领域。ARM是32位的RISC处理器,高性能、低功耗是其显著特点,已被广泛应用于各种嵌入式领域。CPLD是复杂可编程逻辑器件,以其速度快、稳定性高、设计灵活和价格低廉成为设计数字控制系统的不二选择。 基于此,本文提出了一种基于ARM+CPLD结构的便携式数字存储示波器硬件平台设计方案。CPLD负责前端通道控制、数据采集和数据的硬件预处理——硬件丢数,ARM则负责后端的波形重建、显示和数据永久存储。系统前端控制芯片选用Altera公司最新一代的MAX Ⅱ系列高性能、低功耗CPLD芯片——EPM1270T144C3,系统后端ARM处理器则选用三星公司基于ARM7TDMI-S内核的多功能、低功耗ARM芯片——S3C44BOX,系统利用黑白LCD作为终端显示设备,利用基于IDE接口的硬盘或者CF卡永久存储波形数据,为了开发调试方便,系统还设计了JTAG调试接口,构成了一个完整的硬件平台。 论文按照信号的流向依次介绍了各主要功能模块的工作原理,实现方法,以及具体实现的电路图和PCB图。最后对比预定设计目标对硬件平台各技术指标进行了分析。