雷达是实时监视和获取战场信息的主要手段之一。在雷达系统中，接收机主要将雷达天线接收到的微弱射频目标信号进行放大、选频、下变频、滤波，得到频谱较为“纯净”的目标基带I/Q信号，提供给后续系统完成目标诸元信息的检测获取。目前，基于中频采样的数字接收机技术已经非常成熟，在雷达领域里的工程应用也很广泛。但是，受限于ADC、FPGA等主要芯片的发展水平，该接收机在下变频时仍然要经过若干级模拟混频电路，所以还不是完全意义上的数字接收机。超高速器件的发展，为基于射频直接采样的全数字接收机的设计与实现提供了基础条件。接收机的灵活性和整体性能都将得到极大地改善。　　本文研究的数字阵列雷达射频接收组件，是某数字T/R组件的R通道部分。该接收组件对雷达的射频目标回波直接采样，并将高速高频的采样数据完成数字下变频处理，实现了接收机的全数字化。本文的主要工作包括：　　1）针对本课题研究的组件特点和设计要求，从工程实现的角度，对信号采样定理和数字下变频的几种基本算法进行比较分析研究，确定本课题所需要的射频信号采样和数字下变频方案。从而，获得一个既能满足设计需要、又易于实现、且性价比高的设计方案理论基础。　　2）完成组件射频接收模块和数字模块的主要电路设计。根据设计约束条件和分配的指标，完成射频接收模块的限幅、放大等电路设计。通过理论分析计算，确定数字模块的射频信号采样频率和 ADC器件的选型，完成关键器件 ADC芯片的电路的设计。基于FPGA平台，利用芯片已有的功能内核编写程序软件完成数字格式转换、数字正交变换、下变频滤波抽取和通道幅相误差校正，得到数字信号处理所需要的基带I/Q信号。　　3）按照设计的电路和软件程序，装配、调试好一套样件。利用已有的信号源、矢量网络分析仪等仪器设计该组件电气检测的流程和方法。完成主要电气指标的检测，给出检测结果，并确定该组件设计的正确性和可行性。