控制系统内部总线是系统I/O卡件、通信卡和控制器之间进行高速信息交互的通道,是整个系统实时数据和管理数据传输的枢纽,具有带电热插拔、冗余、传输速率高、通信距离短等特点：必须具备高可靠性、高容错性、高实时性等性能。国外主要控制系统厂家对于系统内部总线研究成果往往采取保密措施。本文结合新型混合控制系统研究课题,设计和开发了位于控制装置单元层内部的高速总线,重点解决实时性、可靠性和扩展性等方面的设计要求。论文调研了国内外典型控制系统内部总线的特性,提出了高速总线的总体架构和设计指标,结合最新的多点低压差分信号(M-LVDS)标准和软件时钟数据恢复(SCDR, soft clock data recover)技术设计了物理层协议,实现了256Mbps的高速串行通信,保证32个节点小于lms的总线调度周期。通过8b/10b编码和循环冗余编码保证了总线的直流平衡和数据传输的可靠性。物理层协议还详细定义了高速总线的拓扑结构、通信距离、冗余方式和总线扩展等规范。高速总线数据链路层通过实时的链路状态维护实现了多路径优化选择的网络冗余,保证通信可靠性的同时使带宽的利用率最大化,并为应用层和用户层提供了多种路径优化选择策略。数据链路层还定义了总线设备类型、协议数据单元格式、数据传输方式等规范,实现了链路调度、时钟同步、广播、组播等功能。基于Xilinx公司XC3S400A FPGA实现了高速总线的物理层和数据链路层协议,完成了样机的开发,并对整个系统的实时性、高效性和冗余性能进行了详细的测试,结果表明,与当前主流的控制系统总线相比,高速总线的通信速度和实时性能有了明显的提升,并最大程度的满足了上层应用的需要。