有限脉冲响应（Finite Impulse Response, FIR）滤波器具有稳定性高、线性相位、灵活性好、便于大规模集成等特性，被广泛应用于电信设备和控制系统中。随着大规模集成电路的迅速发展，信号的频率变高，其中所含的数据量大幅增加，因此，对高性能FIR滤波器的需求变得十分迫切。在滤波器设计中，如果关键模块的功耗低、消耗的资源少，滤波器的性能就更优。因此，对FIR滤波器关键模块进行功耗、面积等性能的优化是目前信号处理领域的一个重要问题。本文讨论了现有低功耗FIR实现方法的优缺点，并指出在不同的场合应如何选择出最佳的实现架构。随着以查找表（Lookup Table, LUT）为基本单元的现场可编程门阵列（Field-Programmable Gate Array, FPGA）的发展，基于存储器实现的FIR滤波器的架构得到了广泛的应用。纵观现有的研究，基于存储器实现的方法有两种：采用分布式（Distributed Algorithms, DA）算法和采用LUT乘法器实现。本文以这两种实现方法为基础，对高性能FIR滤波器的设计原理与实现方法进行了研究。本文的主要工作包括：（1）采用DA算法实现的FIR滤波器设计，主要包括参数的确定、系数的确定、模块的划分和仿真验证。在传统的DA算法实现架构的基础上，提出了采取去除冗余系数项的方法改进设计，并对每个模块进行具体的优化，采用Verilog进行寄存器传输级（Register Transfer Level, RTL）代码编写，通过电子电路设计自动化（Electronic Design Automation, EDA）工具仿真验证，实验结果表明FIR滤波器消耗的功耗和面积得到了有效的降低。（2）采用LUT乘法器实现的FIR滤波器设计，在传统的APC-LUT（antisymmetric product coding，APC）方法实现乘法器基础上，提出了两种改进型LUT架构d-LUT和b-LUT实现乘法器，省去了地址线的编码电路，且控制电路简单易行，使FIR滤波器的功耗和面积等性能得到很大的提高。另外，在实现输入位宽较大的查表操作时，探讨了相应的LUT分解方法。