随着5G通信与人工智能等技术在物联网系统中的应用，语音或图像处理以及CNN等复杂信号处理算法得到越来越广泛的使用，对物联网节点处理器的边缘计算性能提出了挑战。物联网节点处理器作为物联网系统中的核心环节，其安全性对整个物联网系统的服务质量有至关重要的影响。加之美国对我国在芯片与人工智能等领域实施了技术出口管制，研究与设计一种自主可控、符合边缘计算性能要求且能保护设备中敏感信息的物联网节点处理器具有重要意义。
　　论文的主要工作是从物联网节点处理器的边缘计算性能与敏感信息保护能力两方面进行研究，基于开源 RISC-V 指令集架构设计了支持多种信号处理算法加速、高性能分支预测以及抗功耗攻击的物联网节点处理器。针对物联网节点处理器的边缘计算性能，论文从处理器设计的专用领域架构和微架构两个角度对其进行优化。首先从专用领域架构角度对其进行优化，设计并实现了一种位于处理器系统总线上的可重配置信号处理算法加速器，其以较少的资源消耗使得物联网节点处理器具备对多种信号处理算法加速的能力；基于 RISC-V 指令集的可扩展性，进一步将其通过EAI协处理器接口接入RISC-V处理器内核，设计并实现了一种信号处理加速协处理器，并扩展了相应的协处理器指令，通过修改 GCC 编译器建立编译环境与库函数，最终实现对信号处理算法的指令级加速。然后从微架构角度对其进行优化，提出一种基于 RNN算法的并行分支预测器，其计算延迟小，在较短训练时长下可以获得比传统基于感知机的神经型预测器更高的预测准确率，能有效提高物联网节点处理器的分支预测性能。针对物联网节点处理器的敏感信息保护能力，提出一种适用于处理器结构的抗功耗攻击指令执行单元并设计了相应的抗功耗攻击扩展指令，以较小的硬件消耗实现对物联网节点处理器中敏感数据的保护。
　　基于Xilinx FPGA对可重配置信号处理算法加速器与信号处理加速协处理器进行资源与性能评估，加速器仅消耗7010个LUT的资源，其CNN计算时间为Cortex-A53与Cortex-A7上计算时间的2/3，Sobel边缘检测算法与FIR滤波算法的计算时间仅为软件实现运行时间的1/3；协处理器资源消耗为8534 个 LUT，使用协处理器指令对卷积运算的加速达到了标准指令集实现的6.27倍。基于SimpleScalar模拟器对基于RNN算法的并行分支预测器进行了分支预测准确率分析，其学习期的分支预测率比传统基于感知机的神经型预测器高 2.34%。基于所设计的功耗攻击分析平台对抗功耗攻击指令执行单元进行功能验证及资源评估，其在仅消耗CPU内核4.7%硬件资源的情况下能有效防御针对CPU的功耗攻击。