随着不同通用处理器架构之间的激烈竞争,掌握处理器关键核心技术的厂商陆续开放了某些处理器核的源代码,供国内研究机构的科研人员进行研究和分析。本研究基于Imagination提供的可商用版本的MIPS32系列微处理器软核Micro Aptiv。首先,采用Synopsys公司的综合工具Synplify和仿真工具VCS以及编写测试程序,通过对内核的流水线结构进行仿真测试,掌握微处理器的结构特点及指令信号通道的关键实现技术。此外,通过对数据旁路结构的仿真测试,也掌握了解决冲突问题的实现方法。然后,在该处理器软核的基础上对包含高速缓存的存储器系统进行测试及优化,设计了一种用于存储程序指令的缓存结构（Instruction Scratchpad RAM,ISPRAM）,该缓存结构用于改善从处理器核的指令高速缓存获取指令缺失时所造成的延迟问题。根据VCS给出的仿真结果可知,该设计有效地降低程序指令在内核运行中的平均指令时钟周期数,缩短了代码的整体运行时间。并且在用户内核扩展模块下设计了用户自定义指令模块,自定义指令模块能够提高指令密度,使得在一条指令执行周期内能够完成几条指令的运算任务。最后,采用软件和硬件协同设计、协同仿真和协同调试的方法,基于IP核封装和IP核复用技术,在Xilinx的Vivado集成开发工具和Artix-7系列的FPGA中构建并实现了片上系统（System on Chip,SoC）设计原型,该原型系统包含了微处理器软核、片上存储器控制器、片上静态块存储器、片外动态存储器、GPIO控制器、UART控制器。通过对SoC原型系统的硬件实际测试,表明所设计SoC原型系统的功能达到设计要求。通过Synplify和VCS软件工具所搭建的测试平台,以及编写软件和硬件测试程序,对处理器软核Micro Aptiv从多个角度进行研究,掌握了通用处理器的关键实现技术,并且通过优化和自定义指令提高了该处理器软核的整体性能。此外,通过在FPGA上构建基于该微处理器软核的SoC原型,验证了软硬件协同设计、协同仿真和协同调试的方法,为国内从事处理器相关技术研究的科研人员提供了完备的通用处理器设计解决方案。