高分辨率事件计时技术用于精确测量事件发生时刻,涉及模拟数字电路、精密测量仪器、高速信号处理等多学科知识。在各个领域有着广泛的应用,比如激光测距、激光成像雷达、卫星发射、远距离星地对时、导航通信与定位、高速信号测试仪器等许多方面。本文围绕高分辨率事件计时器展开研究,经过方案论证、硬件电路仿真设计、数字逻辑设计、上位机软件编写和实验验证,实现了LSB为5ps的高分辨率事件计时器设计,具体包括:1、深入分析了基于TAC的高分辨率时间间隔测量原理,探讨了该方法测量速度较慢和温度漂移明显的问题,并结合项目实际需求,给出了电路改进和实现方案。2、在总体方案的基础上,完成核心器件的选型。硬件电路设计采用模块化设计思想,主要包括比较器整形模块,逻辑控制模块、时间间隔测量模块、锁相时钟模块,自校正模块、系统状态监测模块和ARM。针对不同模块,给出设计思路,其中基于双恒流源结构的TAC电路解决了电容电荷恢复时间过长的问题,在保证测量精度的前提下,提升测量重复率。3、高分辨率计时器系统采用FPGA+RAM的架构实现数据的采集、处理和传送,其中FPGA与分立元器件协同配合实现多通道独立测量。逻辑设计采用自顶向下的设计原则,将方案划分为三个模块:数据采集与处理、数据整合模块和通讯模块。4、为了进一步提高系统精度与分辨率,笔者做了以下三个工作:首先进行TAC的电路噪声分析和模型仿真,指导低噪声电路搭建。其次设计自校正电路和校正算法来消除ADC增益误差和温漂影响。最后搭建锁相环电路,在保证参考时钟和系统时钟相位同步的前提下,输出高质量时钟信号。最终测试结果显示:测量RMS标准差达到3.6ps,计时重复频率大于2kHz。关键指标满足项目需要。