近年来,数字视频采集和编码压缩系统技术得到了迅速发展和广泛的应用。视频信号采集和压缩系统已经高度集成化和智能化。现在很多的视频采集和压缩系统都是基于CPLD+CPU(DSP或者ASIC)的结构进行设计的。它们应用CPLD来控制视频信号的采集和存储,采用DSP或者ASIC来实现视频信息的压缩编码。随着人们对系统集成度要求的不断提高,同时FPGA的性能和集成度大大的提高,采用一片FPGA来实现整个系统已经成为了一个新的发展方向。2003年由ITU-T视频编码专家组(VCEG)和ISO/IEC运动图像专家组(MPEG)合作组成的联合视频组(JVT,joint video team)正式推出H.264/AVC视频编码标准(又称为MPEG-4标准的第十部分)。新一代视频压缩标准H.264同以往的标准相比,在相同图像质量的前提下,H.264标准有更高的编码压缩效率,同时还具有良好的网络适应性和抗误码特性等。本文的主要研究对象是基于FPGA的视频采集和压缩系统。首先通过对H.264标准中帧内预测模式选择算法的探讨,提出了一种基于变换域特性的帧内预测模式快速选择(TDF)算法。将该算法应用于JM8.6软件参考模型中,并在计算复杂度、平均PSNR值和码流等方面同参考软件模型中的全局RD优化模式选择算法做了比较测试。测试结果表明,TDF算法可使帧内编码的时间节省70%,而图像的平均PSNR损失约0.05dB,平均码率大约增加2%。而在H.264标准中Baseline层次编码测试结果表明,这种快速帧内预测模式选择算法使图像整体压缩编码速度平均比全局RD优化算法快23%左右,同时码率平均增加不会超过1.5%,而亮度分量PSNR下降平均不超过0.03dB,色度分量PSNR数值却平均上升0.2dB左右。实验结果证明,这种基于变换域特性算法能有效地减少了编码过程中帧内预测模式的数量,从而提高了整个系统的编码速度。然后本文探讨和实现了基于FPGA的视频采集控制系统。最后本文详细地讨论了基于H.264标准的视频压缩的FPGA实现方案,并对具体实现方案模块化,而且对H.264编码中重要的帧内预测模块和变换量化模块等做了FPGA仿真和实现。