寄存器文件(Register File)作为一种重要的存储器,广泛地应用于高速核心内存和SOC片上系统。随着半导体工艺进入纳米阶段,集成电路工艺尺寸不断缩小,芯片集成密度愈来愈高,对寄存器文件的发展也提出了高性能、大容量的高要求。针对应用领域在深亚微米工艺条件下对寄存器文件提出的高访问速度和大容量的高需求,本文采用SMIC55nmG工艺设计了一款访问速度快、高容量的1024x32bits的双端口寄存器文件。在最差工艺角条件下(SS CORNER VDD=1.08V, T=125℃),通过Hsim、Hspice和XPS仿真,仿真结果为：数据存取时间小于1.1ns,动态功耗为1.6mW,静态功耗为0.000438mW,各项设计参数均有不同程度超出预期。且流片结果显示,同65nm双端口寄存器文件的数据存取时间相比,本论文所改进设计的55nnm双端口寄存器文件的数据存取时间更具有弹性、灵活性,即相同容量时,55nm的双端口寄存器文件的数据存取时间比65nm的小,而小容量寄存器文件的数据存取时间相对更短。本文的主要工作：1.在SMIC65nm双端口寄存器文件的基础上,改进优化并完成了具有两套独立的数据、地址和控制总线的55nm双端口寄存器文件。在寄存器文件的设计过程中侧重对时钟产生电路、地址译码器和灵敏放大器等外围电路的设计优化来提升存储器的性能,达到预期设计目的。对比了流片之后的55nm双端口寄存器文件和65nm双端口寄存器文件的各项参数。2.采用关键路径方法进行前仿确保本文设计的可行性,仿真参数主要包括数据存取时间、信号的建立时间和保持时间、动态功耗和静态功耗等。3.对各项参数进行仿真,如灵敏放大器开始工作时的差分电压值,时钟反馈信号有效时的差分电压值,对这些参数进行仿真并且分析仿真此参数的必要性和意义。本文的创新点：1.相较于SMIC65nm的双端口寄存器文件仅对读时钟进行位线方向的追踪,本文所设计的55nm双端口寄存器文件采取对读时钟进行了字线和位线两个方向的追踪,对写时钟进行位线方向的追踪的新方法,改进之后的时钟追踪电路达到获取更大的读取余量,同时又不会增加寄存器文件面积的双赢目标。2.提出增加对不同时刻差分电压进行仿真的新思路,在采用关键电路方法对差分电压进行仿真之后对仿真的结果进行分析。3.针对提高寄存器文件速度和降低功耗的要求,选择出符合高速度高集成度要求的电路,对今后寄存器文件方面的研究开发具有一定的启示作用。全文共分为五章,第一章对寄存器文件的发展趋势和半导体存储器的大致分类进行简要叙述；第二章讲述寄存器文件的结构、存储单元工作原理和外围电路的优化设计；第三章介绍了仿真双端口寄存器文件时所采用的关键路径电路方法；第四章采用关键路径电路的方法对设计的双端口寄存器文件进行仿真,对仿真结果进行了分析,并且将成功流片之后测得的参数同65nm双端口寄存器文件的参数进行比对；第五章为展望与总结。