随着通讯新技术的发展，对信号链路前端的数据转换器的速度和精度也提出了更高的要求。采样保持(S/H)电路单元作为高速高分辨率流水线型模数转换器中的重要单元一直是研究者十分关注的内容。采样保持电路用于流水线型模数转换器的最前端，其信号的建立精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率，同时也是采样保持电路性能评估的主要因素。这里采用基于CHRT CMOS 0.35μm 2P4M 混合信号工艺，3.3V电源电压，研究和设计一个适用于差分输入信号范围为2V，分辨率为14bit，转换速率为80MHz流水线型模数转换器中的采样保持电路。在输入满幅度，38.94MHz正弦波，时钟采样率为80MHz的条件下，为了使ADC得到13bit有效精度，要求采样保持电路的SNR 不小于78dB，SFDR不小于90dB。 论文介绍了采样保持电路在流水线型模数转换器中的功能和作用，概述了近20年的ADC发展研究的现状，分析了采样保持电路的基本理论并对常见的采样保持电路进行了比较和介绍。通过建立基于Matlab Simulink的流水线模数转换器模型，分析了占空比失配对ADC性能的影响。采用了一种基于连续时间积分器的新型高精度占空比调整电路。经过仿真在输入时钟频率10MHz～100MHz范围内，在小于50个时钟周期，失调30％-70％的占空比可以调整到50％±0.1％。同时根据理论分析和系统要求设计采样保持电路，确定了翻转式采样保持电路的结构，并由量化噪声的要求确定了电路中采样电容的大小。根据采样、保持相的数学建立模型确定了运算放大器的各项指标，并进行了电路实现。同时提出了一种改进的共模反馈电路和Bootstrap采样开关。电路设计完成后，进行了采样保持电路的版图设计。 用Hspice对采样保持电路进行静态仿真，当建立精度小于0.01％时，建立时间为3.34ns。输入满幅度，频率为38.9453 MHz的正弦信号输入信号，在采样频率为80MHz下仿真的结果：SNR为77.7261dB，SFDR为85.7dB，结果显示设计的采样保持电路完全满足ADC的系统要求。