在过去的几十年里 CMOS技术一直遵循摩尔定律高速发展，集成电路的特征尺寸持续缩小，但当特征尺寸达到10nm的物理极限时，由于制造成本、微观量子效应等的影响，CMOS技术的发展将面临严重挑战。因此为了延续摩尔定律，必须对传统的集成电路技术进行改进。于是，人们提出了一种 CMOS替代技术，即CMOS/纳米线/分子混合(CMOS/nanowire/MOLecular hybrid，CMOL)电路，该结构将具有丰富逻辑功能的CMOS电路和高密度纳米线进行了巧妙的结合。研究表明，CMOL FPGA电路在可接受的时间延迟下，其功耗和面积性能相比于CMOS FPGA电路可提高两个数量级，使其成为最具潜力代替传统 CMOS电路的重要技术之一，因此引起了广泛的关注。然而，目前有关 CMOL电路的计算机辅助设计工具主要是针对无纳米缺陷的情况下完成电路映射的布局布线，但由于其制造工艺的限制导致器件缺陷率较高，良品率将大大降低，因此为使 CMOL技术运用于实际电路中必须克服这一困难。论文通过对纳米缺陷的研究，结合 CMOL自身结构特点，提出了有效的缺陷容忍映射技术，并在 ISCAS89标准测试电路中验证了方法的有效性。论文的研究内容主要包括以下三个部分：　　(1)CMOL阵列缺陷模型及映射建模：通过对不同纳米级缺陷类型进行研究，根据其分布的集簇性，建立单元级的缺陷模型，简化不同缺陷类型对电路容错映射的影响，以便避开这些缺陷实现电路正确的逻辑功能。　　(2)基于初始解优化的CMOL容错：首先对电路进行拓扑排序预编码，使同级的逻辑门处于相邻的排序位置；再根据缺陷模型提出了分段蛇形的编码方式，并基于预编码的顺序实现电路容错映射的初始解，提高初始解的成功率，缩小算法搜索的解空间。最后依据目标函数设定对违反约束的映射边的惩罚系数，并用已有的进化算法完成电路的容错单元映射。较传统的SAT技术，大幅度提高了CPU运行的时间和处理大电路的能力。　　(3)面向缺陷集簇分布的CMOL电路容错映射：通过对缺陷整体性分布的研究，将集簇性的缺陷进行分类。给定不同缺陷分布情况下相应的分段蛇形编码初始映射方式，减少其对电路映射造成的影响。并利用自适应遗传算法改善初始解的多样性问题以完成电路容错映射。另外，研究了扩展 CMOL阵列连通域插入的反相器对电路延迟的影响。实验结果表明，提出的算法明显提高了CMOL电路的缺陷容忍能力，并且缺陷分布越靠近阵列中心其对映射的影响越大。