随着高速电路系统的不断发展,芯片的集成度越来越高,信号传输速度越来越快,无源链路和电源分配网络上的电源噪声对信号传输质量的影响日益严重。如何在设计初期预测系统的性能并指导工程设计已成为信号完整性的重要研究内容。工程师一般通过眼图来评估系统性能,但是传统的最坏眼图分析法费时费力,可能造成过量设计。相比之下,误码率眼图分析法简洁高效,更适合用于DDR4等高速链路系统的性能分析。目前误码率眼图分析主要考虑无源链路的影响,业界很少有人将PDN噪声和无源链路协同仿真,分析二者共同影响下的链路误码率。本论文基于DDR4并行高速链路提出了一种快速仿真全链路误码率眼图的方法,分析了无源链路和PDN噪声对信号传输的影响。本论文首先搭建了DDR仿真实验平台。其次分别计算无源链路和PDN噪声对传输信号的影响。DDR4无源链路的影响主要包括链路的码间干扰和串扰。由SPICE仿真软件获得码间干扰及串扰的数据后,利用单位脉冲响应法和阶跃响应法求得码间干扰及串扰的概率分布。然后计算PDN噪声的概率分布。选取合适位数的伪随机码作为激励,在SPICE软件中仿真获得PDN噪声,用统计的方法计算出PDN噪声的概率分布。最后将码间干扰、串扰以及PDN噪声的概率分布卷积得到总的概率分布,由此计算误码率眼图。PDN噪声和无源链路协同仿真是本文的创新点。论文最后将这种考虑电源分配网络的高速链路误码率分析算法编译成可执行的BER_Tools软件,详细介绍了BER_Tools的界面及使用方法,并通过实例验证了算法的可行性。本算法与传统的眼图分析法相比,计算误码率眼图的速度更快,可以节省更多的时间,并且算法同时考虑了无源链路和电源分配网络的影响,对实际的工程开发有很大的指导意义。