自从1948年香农开创了“信息论与编码理论”以来,信道编码技术已经成为通信领域中一个重要的部分。香农理论指出了可靠通信的一个理论上限,几十年来业界的大部分努力都是在寻找复杂度上适合硬件实现,性能上逼近理论极限的信道编解码技术。低密度奇偶校验码(Low-Density Parity-Check Codes)以其优异的性能和广阔的应用前景,成为信道编码技术研究的热点。中国的数字电视地面广播标准(DMB-TH)和移动多媒体系统(CMMB)以及新一代数字卫星广播标准(DVB-S2)都采用LDPC码作为纠错码。中国数字电视地面传输标准中采用BCH和LDPC码作为前向纠错码,其中LDPC码为内码,BCH码为外码。本文在研究国标中的纠错码基础上,主要针对LDPC码的编译码器设计和硬件实现进行了较深入的研究,具体包含下面几个方面的工作。首先简单阐述了差错控制技术和数字电视技术的相关概念,以及LDPC码的基本原理和常用的译码算法。在研究国标中LDPC码性质的基础上,设计实现了支持国标中三种码率的基于移位寄存器累加和算法的LDPC编码器。本文设计的多码率编码器采用编码电路复用技术,减少了编码器消耗的资源,与传统的编码器相比,耗费资源较少,并且支持三种码率,有较好的性价比。通过仿真验证,本文设计的编码器满足国标的要求。接着仿真了国标中LDPC码基于各种译码算法的译码性能,结果表明,BP算法性能最好,最小和算法性能比BP算法低0.7~1.1dB左右,本文采用归一化最小和算法作为译码算法,在归一化系数为0.625,迭代20次时,性能距BP算法仅0.05dB~0.1dB左右。根据校验矩阵的准循环特性,本文设计的译码器采用部分并行的译码结构,在资源和速度方面有较好的折中。在设计了译码器的整体结构的基础上,重点设计实现了译码器的关键模块,包括变量节点处理单元、校验节点处理单元和存储器设计,并对校验节点处理单元做一定的优化,相比优化前节约了一半以上的资源。