近几年,随着GPS民用市场的巨大扩张,越来越多的公司投身于GPS产品的应用与开发。本论文重点研究GPS芯片的捕获算法及其硬件实现技术。从GPS数字基带处理芯片出发,研究了GPS三种捕获算法的设计及其优缺点,它们分别是时域线性搜索、频域并行码相位搜索和频域并行频率FFT搜索。指出采用并行频率FFT搜索法比较适合VLSI设计。对此算法的VLSI设计方法做了系统研究,设计模块包括:数字中频信号的预处理、载波NCO设计、混频器的设计、C/A码发生器设计、相关器设计、相干积分设计、FFT设计、非相干积分设计,其中在相关器设计中利用硬件的特点,可以在短时间内完成一个C/A码相同搜索频带的2046个码相位的相关运算。同时给出了主要模块的verilog HDL的仿真结果。通常情况下,捕获采用RFIC提供的采样时钟,为了提高捕获速度,本论文给出了一种利用两个异步FIFO将三大处理模块隔离开的捕获系统架构,以便每个模块采用不同的时钟频率进行处理。