论文部分内容阅读
RISC-V相较于x86、ARM架构可以更低成本地针对不同应用领域进行定制、优化,近年成为国内外研究机构和企业的研究热点。另一方面,人工智能作为如今最热门的科学技术渗入到各行各业,产生出诸多智慧化产品。但在目前主流的运算平台中,GPU功耗和成本过高,FPGA资源和速度有限,ASIC通用性较差。技术积累深厚的CPU平台更适合用于对成本敏感、算法灵活多变及计算步骤复杂的领域,可是目前通用的CPU难以满足神经网络大规模的计算。为此,本文沿着专用领域处理器架构(DSA)的方向,针对物联网低功耗应用和卷积神经网络人工智能应用设计加速硬件平台,提出了一种基于开源指令集RISC-V实现的专用指令集处理器,对算法进行硬件加速,提高终端设备能效。主要研究内容如下:(1)研究主流指令集架构处理器,分析增强CPU运算能力、提高并行度的方法以及现有卷积神经网络加速方案。并通过研究分析卷积神经网络的运算过程和轻量化方法,设计专用领域的拓展指令和RISC-V开源处理器定制方案。(2)针对轻量化网络模型的特征及基本运算操作,改善卷积神经网络加速器架构及控制方法。加速器重点对卷积和池化操作进行优化;通过自定义拓展指令配置卷积神经网络各层的信息,控制加速器对输入数据进行分组运算,以适应不同大小的输入数据;调整加速器的数据通路,对卷积神经网络的卷积、池化、激活操作进行单独或结合运算,以适应多种轻量化卷积神经网络。(3)在Xilinx Kintex-7系列的Genesys 2 FPGA开发板下,对基于RISC-V架构的卷积神经网络专用指令集处理器进行验证测试。实验结果表明:本文设计的专用领域架构处理器在100MHz的工作频率下运行Squeeze Net网络,推理过程耗时约40.89ms,功耗为1.966W,比手机处理器单核计算速度更快,且相较于其他平台消耗资源少、功耗低,在性能功耗比上更具优势。