论文部分内容阅读
从第一个晶体管的发明到超大规模集成电路出现，Si基半导体工艺取得了一系列重大突破。Si材料为主体，以集成密度高、静态功耗低、速度快的CMOS已成为集成电路的主流技术。目前，特征尺寸为45nm的集成电路已经开始批量生产，而根据ITRS(International Technology Roadmap of Semiconductor)Roadmap的最新预测，到2015年，21nm特征尺寸的工艺技术将进入生产阶段。然而，随着集成电路集成度的不断提高，特征尺寸不断缩小，出现了一系列材料、器件物理、器件结构和工艺技术等方面的问题，尤其是迁移率退化问题限制了器件性能的进一步提升。Si基应变技术因其能显著提高MOS器件的载流子迁移率，克服了体Si材料的不足，且与传统工艺有良好的兼容性，从而可以充分发挥Si集成技术的潜力，成为进一步延伸摩尔定律的重要技术手段之一，为Si基器件和集成电路的高速、高频化发展开辟了新的技术途径。本论文重点研究Si基双轴应变CMOS关键理论与技术，主要包括Si基应变材料基本物理属性，MOS器件物理模型及其电学特性，Si基应变CMOS的参数设计及工艺实现。主要研究工作和成果如下：1.应变CMOS器件结构是高速/高性能集成电路的基本单元，本文基于应变增强迁移率机理和异质结能带理论，提出了三种Si基应变CMOS器件结构模型：Si/SiGe/Si量子阱沟道CMOS、应变Si/SiGe CMOS和Si/SiGe/SiGe双应变CMOS。Si/SiGe/Si量子阱沟道CMOS，以SiGe量子阱作为pMOS的导电沟道，以表面Si帽层作为nMOS电子导电沟道，该结构通过显著提高pMOS的性能来提升CMOS的性能；应变Si/SiGe CMOS以应变Si层作为n/pMOS的导电沟道，可同时提高n/pMOS的性能。Si/SiGe/SiGe双应变CMOS以压应变SiGe作为pMOS的导电沟道，以应变Si帽层作为nMOS的导电沟道，该结构能同时提高n/pMOS载流子的迁移率从而提高CMOS性能。2.阈值电压是MOS器件关键参数，因此本文针对所提出的三种CMOS器件结构分别建立了其pMOS和nMOS阈值电压模型，并在模型中采用了P+多晶SiGe栅可实现CMOS中n/pMOS阈值电压的匹配。对所建模型进行了仿真分析，获得了阈值电压与器件几何结构参数和材料物理参数的变化规律，并与实验结果达成一致。同时针对Si/SiGe/Si量子阱pMOS和Si/SiGe/SiGe应变pMOS结构中存在的寄生沟道，通过仿真结果提出了通过调制表面Si层厚度和Ge组分实现抑制寄生沟道开启的有效方法。并针对应变Si n/pMOS建立了考虑速度过冲效应的I-V特性模型。3.鉴于小尺寸n/pMOS器件漏致势垒降低效应十分显著，本文采用电荷共享理论建立了小尺寸应变Si n/pMOS阈值电压模型，并研究分析了漏致势垒降低效应对器件阈值电压的影响，为小尺寸应变CMOS设计与制造奠定了基础。4.研制了应变器件结构材料，采用XRD、TEM和Raman spectra等方法对所制备的材料进行检测，结果表明材料结晶状况良好，缺陷密度低于105cm-2，器件结构材料性能优越，满足器件要求。5.基于所建器件结构模型和阈值电压模型，结合现有工艺条件，分别设计了应变Si/SiGe CMOS和Si/SiGe/Si量子阱CMOS的器件参数。在分析关键工艺对器件性能影响及工艺优化的基础上，研制出了应变Si/SiGe CMOS和Si/SiGe/Si量子阱CMOS器件。测试结果表明：应变Si pMOS电流驱动能力有所改善，应变SinMOS电流驱动能力提高205%；量子阱结构pMOS电流驱动能力提高105%。应变Si CMOS反相器在5V电源电压条件下，高低电平分别大于4.9V和小于0.1V；Si/SiGe/Si量子阱CMOS反相器测试表明其延时时间为2-3ps远小于体Si CMOS反相器的6ps。