论文部分内容阅读
单片集成频率综合器作为无线通信系统的重要组成部分,为系统提供本振信号。随着无线通信系统的快速发展,频率综合器已显得越来越重要。小数分频器作为频率综合器的重要组成部分,对频率综合器的输出精度、相位噪声、锁定时间及参考杂散等性能有重要影响。目前小数分频器大多采用∑△调制技术,采用该调制技术的小数分频器具有低噪声、易实现的特点,已成为小数分频频率综合器设计与应用的主流。论文针对应用在频率综合器的小数分频器开展了研究并完成了电路设计。首先从频率综合器系统层面分析小数分频器对频率综合器输出精度、相位噪声、锁定时间等性能的影响。随后分析基于SCL和TSPC两种结构的D触发器,在此基础上采用这两种D触发器构建更高一级的双模分频器和多模分频器。接着分析∑△调制器,结合过采样和噪声整形技术分析一阶、单环、MASH结构调制器的工作原理和特点。最后给出了∑△调制器具体电路设计,对设计的调制器电路具体工作过程做了详细解释。论文设计了一个能在132～1020分频范围内能实现任一整数／小数分频的分频器。该分频器由多模分频器和△∑调制器两部分构成。多模分频器采用多级除2/3双模分频器结构,其中2/3双模分频器由SCL结构D触发器组成。∑△调制器采用24位MASH1-1-1结构,用来控制多模分频器产生随机分频比,从而实现小数分频的目的。论文对多模分频器的功耗和面积进行了优化,最终完成了整个电路的设计和版图的绘制。采用SMIC65nm CMOS射频工艺完成多模分频器电路流片和测试,最终完成整个小数分频器的电路版图和仿真。测试和仿真结果表明,该小数分频器的分频范围为132-1020,整数分频模式时分频步进为1,小数分频模式时的理论分频步进为1/224；在输入差分正弦电压峰峰值大于400mV时,能对600MHz-6GHz频率范围内的信号正确分频。为了减少芯片面积降低成本,采用SPI总线技术对电路进行配置。∑△调制器和SPI从设备为小数分频器的数字部分,按照标准的数字集成电路设计流程完成从寄存器传输级到门级网表的综合以及用EDA工具实现版图的自动布图布线,接着完成电路的后仿真。最终实现整个小数分频器的数模混合仿真和版图。该小数分频器已应用到小数分频锁相环中,测试结果表明所设计的小数分频器工作正常,性能良好,达到了设计要求。