随着科学技术的发展，嵌入式单片机正在发挥着越来越重要的作用，对嵌入式单片机的设计也就成为科技工作者所关注的焦点。由于单片机功能的飞速发展，它的应用范围日益广泛，如家用电器、通信、汽车自动控制、宇航、工业自动化等。　　MCS-96系列单片机是Intel公司生产的CHMOS工艺单片机，它的指令集具有使用灵活，易于编程等优点。本项目就是要设计一款兼容其指令集的16位MCU，它特别适用于各类自动控制系统。　　基于Verilog等硬件描述语言的Top-Down设计可以由RTL级模型综合得到逻辑级网表，同时可以使用Synopsys公司的TetraMAX工具分析测试向量的故障覆盖率，DFT技术也是这种设计方法的首选。但是，对于我们这个16位MCU设计项目来说，由于产品性能和工程项目的要求，工业用的测试向量就由系统功能验证的测试激励产生，即采用不基于DFT的测试技术。　　本课题研究的目的就在于针对MCU设计项目，由Verilog结构化门级网表分析其功能测试向量的故障覆盖率。　　首先建立了基于Verilog-HDL的结构化门级网表仿真环境，包括结构化门级网表的提取、指令集编译器的应用、系统外部逻辑模型－程序存储器的建模和各种激励的建立。其次，应用Cadence公司的Verilog-XL仿真器对结构化门级网表进行了功能验证，并应用Verifault-XL故障仿真器分析了该功能测试向量的故障覆盖率。最后，在得到故障覆盖统计文件的基础上，通过分析故障统计文件中“status=undetected”的故障点，经过改进部分测试程序和适当地增加部分测试功能点，最终使功能测试向量的故障覆盖率提高到了91.7％，满足了工程项目的要求。