一些钙钛矿结构的铁电氧化物由于其优良的介电、铁电性质，在新型存储器件中有着良好的应用前景。随着微电子产业的发展，器件尺寸的微型化是必然趋势。目前这类铁电氧化物的应用环境已经达到亚微米尺度，并且飞速地向深亚微米尺度、纳米尺度发展，因此它们的介观性质逐渐成为研究的焦点。一方面，薄膜的某些优良特性随尺寸的减小明显劣化；另一方面，某些性质的变化为我们利用这类材料提供了新的思路。在介观尺度内，铁电薄膜的性质随薄膜厚度变化最明显的是介电常数和漏电流。介电常数随着薄膜厚度的减小而不断降低，大大影响了这类薄膜的应用，近些年的研究表明，这种衰减来源于近界面的低介电常数层，通常称之为“死层”(dead—layer)。但是，由于界面因素的复杂性和界面表征的难度，关于“死层”的许多问题需要进一步的研究，漏电流随薄膜厚度减小呈指数上升，因此漏电流也是介观尺度内人们关注的焦点问题，许多研究发现其中的一些材料体系表现“电阻开关效应”，但是导致此类“电阻开关效应”理论机制仍待深入研究。 本文以钛酸锶钡(BST)体系为研究对象，重点研究了BST薄膜/Pt电极界面微结构、界面组分和掺zr的BST薄膜的漏电特性。主要包括以下几方面的工作： 1．BST薄膜/Pt电极界面层研究 (1)用球磨制备了Ba0.8Sr0.2TiO3的陶瓷靶材。利用脉冲激光淀积(PLD)法在Pt/Ti/SiO2/Si基片上淀积BST薄膜。 (2)X射线衍射(XRD)分析表明薄膜＜100＞的择优取向、结晶良好、呈四 方相，薄膜电学性质测试表明薄膜呈常温铁电相。(3)利用X射线光电子能谱(XPS)，采用“深度剖析”的方法对BST薄膜/Pt电极界面进行组分的分析。结果表明，BST薄膜/Pt电极界面不存在明显的界面扩散。 (4)利用高分辨透射电子显微镜(HRTEM)揭示了BST薄膜/Pt电极界面层特征，通过对比分析排除了界面起伏、晶格畸变、晶面扭曲等导致低介电常数层的可能因素。 (5)首次观测到BST/Pt界面存在3到5个原子层的过渡区域，通过不同特征的界面高分辨照片的对比分析，我们认为这样的过渡层是由于界面失配导致的缺陷层。这样的缺陷层的存在为界面低介电常数层的存在提供了有力的实证。 2．Zr掺杂的BST薄膜(BSZT)漏电流特性的研究 (6) 用球磨法制备了Zr掺杂的BST陶瓷靶材。利用脉冲激光淀积法在Pt/Ti/SiO2/Si基片上淀积BSZT薄膜。 (7)首次在BSZT薄膜中观测到电阻开关现象，研究表明了BSZT应用于电阻开关存储器的可行性。 (8)通过分析薄膜的Ⅰ-Ⅴ特性，证实薄膜阻态变化的主导机制为空间电荷限制电流(Space Charge Limited Current，简称SCLC)。 (9)基于空间电荷限制电流(SCLC)理论，建立了阻态变化的物理学模型。