软件雷达是现代雷达的重要发展方向。其中数字化中频接收系统是关键技术之一。本论文以某雷达数字化中频接收系统为背景,主要研究基于FPGA的数字化中频接收系统,包括基于现场可编程逻辑阵列(FPGA)单脉冲雷达数字化中频接收系统设计;利用脉冲串测量运动目标速度的方法;基于FPGA的定点/浮点转换模块设计以及FPGA的硬件资源和处理速度的优化设计。本文首先分析采用FPGA实现雷达数字化中频接收机的优点,并指出FPGA适合完成高速率、算法固定的任务;与专用集成电路(ASIC)相比,FPGA主要具有很强的灵活性、可在线配置、修改和维护方便等优点。其次,本文进行了基于FPGA单脉冲雷达数字化中频接收系统的设计。本设计采用的是多相滤波的方法,其计算量要低于传统的正交混频法,另外,该方法不仅不需要正交本振,而且后续的数字滤波器阶数也很低(只需要8阶),实现简单。采用高精度的ADC芯片完成中频采样,通过Virtex-Ⅱ系列FPGA设计中频正交系统。本文采用状态机的方式实现奇偶抽取,用时钟的上升沿实现状态的控制。滤波器部分主要是通过滤波器IP核实现滤波器的设计,用Verilog语言实现雷达中频接收的时序控制,并给出了FPGA在资源和速度上的一些优化方法和中频正交接收模块的性能测试方法。仿真和测试结果表明,本文所设计的系统合理有效,完全可以满足后期雷达信号处理的要求,信噪比和动态范围能达到预期的效果。最后,为了提高雷达的测速精度,结合工程实现,本文采用脉冲串测速的方法,并通过脉冲串的相参积累提高信噪比,再利用距离门-多普勒技术测量目标谱线,根据频率和速度间的转换关系,最终得到目标的精确速度信息。仿真结果表明,这种方法相对于采用FIR滤波器的方法来讲,前者占用资源少,信噪比高,而且通过增加信号脉冲积累的长度点数,进而提高测速精度。