随着半导体产业的不断发展，根据摩尔定律，Si材料器件已逐渐达到尺寸极限，由于尺寸的不断减小带来的可靠性问题亟待解决，包括GaAs在内的III-V族材料以其优越的电子迁移率特性成为未来MOS系统很有潜力的衬底材料，高K介质也成为其栅介质不二的选择。然而，由于GaAs与高K栅介质之间存在大界面态密度，会导致沟道层迁移率的明显降低，从而严重退化MOS器件的电学特性，这也是限制GaAs MOS广泛应用的主要挑战之一。本文在把握ALD法的基本原理和工艺特点的基础上，详细介绍了ALD法淀积高K栅介质薄膜的工艺步骤，并分析了GaAs/高K介质界面态的成因，GaAs表面存在的Ga-O，As^O以及As0等低K物质是大界面态密度产生的原因，也是导致费米能级钉扎效应的根源，如何抑制界面处低K物质的生成是降低界面态密度的关键。本文还提出了一种新型的GaAs MOS结构，即Al/Al₂O₃/ZnO/n-GaAs MOS电容，通过正反向扫描的C-V测试以及频率范围从10kHz到1MHz的变频测试获得该结构较为全面的C-V特性，并通过高频Terman法提取界面态密度，还通过TEM以及XPS的测试手段获得GaAs界面处低K物质含量的具体信息，综合分析得出，ZnO钝化层材料的预先淀积可以有效地降低GaAs表面的界面态密度，改善界面质量。