随着制造工艺的进步,集成电路的复杂度随之快速增加,导致对集成电路的测试变得愈发困难。目前,得到公认的能够解决测试问题的一种可行方法是使用可测性设计,即在对集成电路进行设计的同时就考虑对它的测试问题,使得集成电路在生产出来以后比较容易地被测试。内建自测试技术是一种普遍使用的可测性设计方法。由被测电路自己施加测试向量的内建自测试方法是最近新提出的一种自测试技术。该技术把被测电路本身看作是一种可利用的资源,在对被测电路施加第一个测试向量之后,将被测电路内部节点的响应值用触发器捕获,并反馈到电路的输入端作为被测电路的下一个测试向量。本文对MinTest测试集中的无关位和相应电路内部节点响应值中的未知位进行了研究,提出了一个未知位的标识规则。通过该规则,可以计算出已知电路的所有内部节点的响应值。在此基础上,针对由被测电路自己施加测试向量的内建自测试技术,提出一种充分利用测试向量中的无关位来增加测试向量分组长度的方法。该方法先由含无关位的测试向量产生出相应电路内部节点的响应向量,然后通过分析测试向量与响应向量之间的关系,给出一些启发式规则并构建相应的有向图,最后用深度优先搜索方法查找出PxM个有向图的最长公共路径。通过分析得知,无关位的应用,可以延缓备选反馈节点数目的减少速度,但是测试向量中无关位的存在直接导致响应向量中未知位的存在,而未知位的出现加速了备选反馈节点数目的减少。好在未知位所占的比例并不大,对于ISCAS’85的基准电路而言,响应向量中未知位的比例均低于测试向量中无关位的比例,这就为无关位的应用创造了有利的条件。使用含无关位的MinTest测试集在ISCAS’85基准电路上的模拟实验结果表明,本文方法相比原方法得到的测试向量分组长度平均增加了23.9%,分组数平均减少了15.9%。