精密时间间隔测量技术在深空通讯、电力传输、导航定位、航空航天、科学计量、大型物理实验等领域都有着广泛的应用，特别是在高能物理实验中，利用飞行时间鉴别粒子的效率与时间间隔测量的分辨率直接相关。时间数字转换电路正是精密时间间隔测量中的核心模块。基于FPGA实现的高精度时间数字转换设计研发周期短，系统规模小，设计成本低，设计灵活性、可靠性高且无流片风险，极具研究和开发的价值。课题主要研究的是利用FPGA中加法器的专用进位资源来实现高精度的时间数字转换电路。论文着重分析了基于FPGA实现的高精度时间数字变换器。该变换器基于“粗”计数和“细”时间测量相结合的思想：将FPGA的加法器进位连线级联成进位链，利用其固有的进位延迟实现对击中信号的时间内插，输入击中前沿产生带有电平数次翻转的波信号送入进位链-寄存器阵列结构中做多次测量，从而有效地细分了进位链中的超宽延迟，实现了精度很高的“细”时间测量；同时利用普通二进制计数器实现“粗”计数，具有低成本、易实现和灵活性强等优势，现已实现了20ps左右的时间分辨率，是一种高精度的时间数字化测量方案。课题的主要工作是利用时间数字转换器搭建读出电子学系统。硬件电路结构主要由前端信号输入模块、时间数字转换在FPGA中实现的模块、数据读出模块、时钟模块以及电源管理模块等部分组成，使用Mentor EE2005软件完成电路原理图与PCB设计，布线时充分考虑了信号完整性和电源完整性；FPGA的数据读出逻辑设计包括时间数字化完成后的数据的接收、预处理、缓存以及与VME总线控制器之间的通信，使用综合性FPGA开发软件Quartus II12.0与HDL仿真软件ModelSim-Altera6.5运用Verilog HDL实现逻辑设计。设计选用VME总线进行数据读出，经过初步的时序仿真和硬件测试，验证结果表明该时间数字转换系统具有较好的线性度，所能实现的时间测量的有效值精度为34ps左右，基本满足设计指标，对于今后的进一步改版研究有着一定的借鉴作用。