功率放大器一般位于射频发射机的最后一级,直接与天线相连。载波信号传送到功率放大器的输入端,功率放大器将其放大,然后传输给天线由天线传递出去。随着无线通信技术发展越来越好,信道容量的需求增加和要求高传输速率。为了防止功率放大器在放大信号的过程中发生失真现象,就要求设计的功率放大器具有很好的线性度。在通信系统中,功率放大器本身就是一个非线性很强的模块,其非线性失真会对无线通信系统产生很多不好的影响。因此功率放大器的性能对整个系统的性能起到了决定性的作用。所以设计高性能的功率放大器,已成为射频电路设计的核心。本文采用0.28μm SOI CMOS工艺,设计应用于射频通信系统的3.3~3.6GHz高线性功率放大器。为了获得高输出功率,采用了高电源电压,为了不受限于晶体管的击穿电压,采用4个堆叠的MOS晶体管作为本文设计的功率放大器核心电路结构,功率放大器核心电路的偏置采用电阻分压结构。在堆叠的MOS晶体管中每个共栅管的栅极并联一个接地电容,这样核心电路在交流状态下,栅极有交流信号,从而减小MOS管的漏栅电压摆幅,以避免晶体管被击穿。采用2级L型匹配网络和电阻有耗匹配网络设计输入匹配网络来克服高频匹配的困难。采用负载牵引技术对输出匹配网络进行设计。论文进行了电路设计、前仿真、版图设计和后仿真,后仿真结果表明,在电源电压6.5V,工作带宽为3.3~3.6GHz,温度为-40~85℃时,输出1dB压缩点最差为21.3dBm,功率增益最差为13.9dB,在1dB压缩点处功率附加效率最差为15.2%。本文设计的功率放大器满足设计指标要求,经流片验证后可以应用于射频通信系统中。