论文部分内容阅读
模数转换器(ADC)和数模转换器(DAC)是模拟世界与数字系统之间的桥梁。与流水线ADC相比，逐次逼近ADC以“开关”操作取代“放大”操作，取消了运放从而允许更大的信号摆幅并具有更小的内部噪声；以数字电路为主的电路结构则使其能够充分地受益于更小的工艺特征尺寸。
论文讨论了中等速度中等精度逐次逼近ADC的设计方法，首先从功耗最优的角度确定了ADC的整体结构以及工作时序，提出了一种新的低开关能量DAC阵列结构，设计了一种基于预充电逻辑的异步控制器，降低了控制器部分的功耗并避免了高频率的驱动时钟信号；建立了ADC的系统级模型，分析了多种非理想因素对ADC整体性能的影响，在此基础上完成了ADC的指标分配，并基于SMIC0.13μm单层多晶八层金属CMOS工艺完成了电路设计：优化了ADC采样开关及其驱动电路以降低采样失真，在综合考虑了失调、噪声、亚稳态等因素的基础上完成了比较器设计，以及ADC控制逻辑和自适应环路延迟调整模块的电路级设计。
本论文完成了ADC版图设计及后仿真。结果表明，在40MS/s的采样速率下，2.34375MHz，-1dBFs单音正弦信号输入时，ADC输出SINAD为47.9dB，SFDR为50.2dB，功耗553.1μW，功耗优质因子FoM为68.2fJ/(conversion·step)，其性能指标达到了设计要求。