折叠插值模数转换器将线性的模拟信号转换为折叠信号,此折叠信号减少了整个输入的范围,因此相对于全并行式模数转化器来说减少了比较器的个数,从而节省了整体的面积和功耗。传统的折叠插值模数转换器的结构预处理器的个数较多,所以应用套筒式的整体结构,可是这时预处理器需要较大的带宽,本论文采用了流水式折叠插值结构,此结构的优势是降低了对预处理器带宽的要求,同时保证了处理速度,这种模数转换器可以应用于高速高精度领域。为了突破高速的难关,并且有较高的精度,引入流水式折叠插值结构,采用行为级建模对整体结构进行仿真,在算法上验证了此结构的可行性。然后,利用了电阻插值技术,使比较器个数进一步减少。为了提高整体模数转换器的精度采用了多次插值,这样既增加了整体的分辨率,也降低了芯片的面积。考虑到降低误差的影响,在设计中采用了电阻平均化、数字纠正和减少输入失调等方法。为了满足整体模数转换器的精度要求,在整体结构中的最前方加入了高精度高速的采用保持电路,同时解决了粗量化和细量化之间的时间上不一致的问题,提高了整体模数转换器的动态特性。由于整体模数转换器需要稳定和准确的参考电压,所以本文中利用了一个纠正电流产生器,应用在带隙基准电压电路中形成了二阶补偿的带隙电压基准源,它在低压环境下具有更低温度系数。为了得到更高的精度,本文利用折叠电路的信号作为选择控制信号,对整体的插值信号进行选择,这样能够保证整体模数转换器在不降低速度的同时具有更高的线性度。对整体电路进行设计,并通过了仿真验证。将流水式折叠插值模数转换器的关键技术应用于电路中,提高了整体模数转换器的各项性能指标。芯片的设计基于和舰CMOS 0.18μm数模混合信号工艺,实现了一个100Msamples/s采样频率、9位精度120mW,在电源电压1.8V下,核心面积是2.2mm2。