随着CMOS工艺的不断进步,数字信号处理技术得到了快速发展,越来越多的模拟电路被数字电路所替代。模数转换器(ADC)作为连接模拟信号和数字信号的桥梁,其性能的高低直接决定了整个系统的性能。在便携式电子应用领域,对ADC的性能要求不断提高,传统ADC结构已经不能完全满足系统的要求,新结构的研究变得很有意义。逐次逼近-流水线混合型模数转换器(pipelined SAR ADC)是一种结合流水线模数转换器(pipeline ADC)和逐次逼近模数转换器(SAR ADC)的新型ADC结构,其在速度、功耗、线性度和面积上有更好的折衷,已经得到了广泛地研究。增益数模单元(MDAC)是pipelined SAR ADC的核心功能模块,决定了pipelined SAR ADC的性能,对其结构的研究很有意义。论文首先对pipelined SAR ADC的整体结构和原理进行了介绍,并对增益数模单元(MDAC)进行了重点研究。在分析传统基于运算放大器的开关电容MDAC的工作原理的基础上,提出了一种基于过零检测器的开关电容MDAC,以满足pipelined SAR ADC的要求。与基于运算放大器的开关电容MDAC相比,基于过零检测器的开关电容MDAC采用过零检测器和电流源代替运算放大器实现电荷转移,从而降低了功耗和设计复杂度。然后,论文分析了基于过零检测器的pipelined SAR ADC的主要非理想因素,并提出了解决方案。在此基础上,论文从线性度、功耗和速度方面对基于过零检测器的pipelined SAR ADC进行了分析,并通过matlb建模对其电路结构进行了优化设计。最后,本文在SMIC 0.18μm CMOS工艺下设计了一款10位50MS/s基于过零检测器的逐次逼近-流水线混合型ADC。所设计的ADC采用“5+6”的两级流水线结构,通过冗余位数字校正算法得到10位量化精度,并采用了多项技术来提高性能。其中,级间增益减半技术使得MDAC的增益和第二级流水线级的量化范围减半,以降低功耗和电流源的设计难度。单向双阶段电荷转移技术通过使用大/小电流源和电平转移电容,在保证电荷转移速度的同时减小了电荷转移结束时刻的电流大小,从而减小过零检测器和电流源引入的过冲误差和非线性误差。虚拟共源共栅电流源结构提高了电流源的线性度和差分匹配度,且不会产生额外的功耗。逐次逼近动态控制逻辑技术通过使用动态逻辑单元代替传统移位寄存器和触发器,提高了速度并降低了功耗和电路面积。两级全动态比较器结构提高了比较器的比较速度,并且不会产生静态功耗。电路仿真结果表明,本文设计的pipelined SAR ADC在1.8V电源电压,50MS/s采样速率下,SFDR为74.2dB,SNDR为61.3dB,有效位数达到9.89位,功耗仅为3.6mW。