论文部分内容阅读
任意波形发生器作为电子测试领域广泛使用的信号源,包括了波形合成模块、输出调理模块、时钟模块、接口模块等部分。时钟模块主要作用是为波形合成过程提供采样时钟,以及保证波形合成过程中各部分同步工作。本文围绕“4GSPS任意波形发生器”的时钟模块展开研究,针对4GSPS采样率和通道偏差精密控制的要求,设计了双通道偏差可精调的宽带精密可变时钟模块,主要研究内容如下:1.时钟模块需求分析。针对4GSPS任意波形发生器项目的指标要求,结合波形合成方案,确定了1GHz-2GHz频率可调范围、±1kHz精度、100Hz分辨率、输出频率为2GHz时的相位噪声小于-76dBc/Hz@10kHz以及输出功率不超出9dBm-15dBm范围的采样时钟要求。结合通道偏差精密控制方案,确定了-1ns到+1ns调节范围,10ps分辨率的时钟偏差精调要求。2.时钟模块方案设计。针对采样时钟的频率相关指标要求,研究了现代频率合成技术,结合DDS分辨率高、捷变速度快和PLL输出频率范围大的优点,设计了DDS激励PLL的宽带精密可变时钟生成方案;针对时钟通道独立/同步以及外部时钟可选择的功能要求,设计了时钟源切换方案;针对时钟偏差调节的指标要求,通过比较几种偏差调节的方法,设计了延迟线调节时钟偏差的方案。3.时钟模块硬件设计。结合时钟频率相关指标要求和DDS激励PLL的宽带精密可变时钟生成方案,选择以AD9912和ADF4351为核心芯片,设计了时钟生成电路。结合时钟源切换方案,使用模拟开关和时钟分配芯片设计了时钟源切换电路。结合时钟偏差精密调节方案,选择延迟线芯片SY100EP196V作为延迟单元,设计了时钟偏差调节电路。4.时钟模块驱动程序设计。按照功能的划分,分别分析了时钟生成、时钟源切换、时钟偏差精密调节的驱动程序设计流程。经过测试,输出的时钟信号频率可调范围为1GHz-2GHz,频率精度小于±1kHz,分辨率100Hz,输出频率为2GHz时的相位噪声优于-83dBc/Hz@10kHz,输出功率在11.16dBm-13.23dBm范围内,能够实现时钟源的切换,时钟信号通道间偏差可调范围大于-1ns到+1ns,分辨率10ps。最后指标均满足项目要求。