随着集成电路(IC)设计技术和制造工艺的不断发展,时序要求越来越难满足。由于互联延迟在总延迟中所占比重加大以及集成度增加所造成的电容耦合和串扰影响,使得以往建立的负载模型失效严重,物理设计的时序收敛和时序闭合问题更加突出,面临着更大的挑战。复杂芯片可以采用模块设计再整合拼接的方法,YHFT-DX芯片的设计就采用这样一种方法。为提高芯片的性能采用全定制与半定制结合的方法,另外工艺水平的进步对物理设计的可靠性也提出了更高的要求。本文主要内容归纳如下:1.为解决设计中存在的时序问题采用半定制与全定制的结合方法进行模块级的物理设计,本文研究了半定制与全定制结合的流程,包括全定制与半定制结合所需的建库及时序建模方法。2.以全定制和半定制结合方式完成了YHFT-DX的地址计算部件的物理设计,并与标准单元设计法的性能进行了对比。3.设计了寄存器文件定向通路的全定制电路图版图,寄存器文件处于处理器的数据通路中,其性能的优劣直接影响到整个芯片的性能,本文用有限动态电路对寄存器文件定向通路进行设计优化,同时也介绍了版图设计和版图后的工作。4. YHFT-DX的两级Cache模块有很多的宏单元和标准单元,其时序问题和物理设计可靠性问题较复杂,本文详细描述了两级Cache模块了的布局规划、布局、时钟树综合、布线等物理设计流程,对时序问题提出了解决方案。针对物理设计的可靠性问题如IR Drop、EM、信号完整性、天线效应进行了详细的分析和解决。