在这篇论文中,我们分析了SRAM-based的FPGA的结构特点,其中重点分析了互连结构和互连资源。另外,我们引入了DFT的概念,并分析了ASIC设计流程中,DFT所考虑的问题,这里包括故障模型,扫描链和全扫描测试。对于FPGA测试,我们首先根据FPGA测试的环境,测试的对象,和测试方法将FPGA测试分成了不同的种类,并分析不同测试的特点。在本文中,我们将重点讨论FPGA中互连资源的测试。这里我们采用了基于扫描链的互连资源测试,同时引入Buffered-WUT的概念用以压缩测试CONFIG的数量。我们用TILE中的可编程资源构建扫描链,并根据GRM中的开关方向,将测试分为水平向测试,垂直向测试,左倾测试及右倾测试。我们的工作重点放在水平向测试。在具体工作中,首先将原始FPGA电路建模成gate-level网表,并对每个TILE进行单一化。然后,根据不同的测试CONFIG将单一化后的gate-level网表remodel成多个不同的网表。最后对每一个网表使用TurboScan工具进行扫描链提取和测试向量生成,并产生相应的testbench。在remodel之后的网表上进行扫描链和测试向量的仿真验证。扫描链提取结果表明在单一行TILE中,两条扫描链提取成功,每个扫描链上有95个扫描单元。ATPG结果表明,在CONFIG 1的配置下,7个测试向量的故障覆盖率为84.53%。这个结果说明,初边角处的开关,剩下的所有水平方向开关都可以在一个CONFIG下被测试。而剩余的25%的故障将在余下的2个测试CONFIG中被测试到。