论文部分内容阅读
绝缘体上的硅（Silicon On Insulator，简称SOI）高压集成电路（High Voltage IntegratedCircuit，简称HVIC）凭借其隔离性能优良、集成度高、响应速度快和抗辐照等优点得到了广泛的应用。而RESURF技术和场板技术是设计横向功率半导体器件的关键技术。DoubleRESURF（D-RESURF）技术能够在有效降低器件导通电阻的情况下，保持高的反向耐压。为此本文提出了两种SOI D-RESURF LDMOS新结构，并且借助TCAD工具对这两种器件结构从基本特性和工艺制备两方面进行了深入研究。首先，本文提出了一种具有P+区的SOI D-RESURF LDMOS。该器件的结构特点是在漂移区的中部引入一个与P-top层相连的重掺杂P+区。利用MEDICI软件研究了器件的基本特性，可知该结构能有效改善漂移区表面电场分布，能够同时获得高击穿电压与低的导通电阻，击穿电压提高了5%，同时比导通电阻降低了25.8%。且该结构还能降低器件性能对器件结构参数的敏感性，降低了工艺制备的复杂性。接着，本文提出了一种制造P+P-top漂移区结构的SOI LDMOS的标准CMOS兼容工艺来制备P+P-top SOI D-RESURF LDMOS，借助Athena工具并对工艺条件和工艺参数进行了优化设计。仿真结果证实了本文提出的工艺方案在设计P+P-top SOI D-RESURF LDMOS器件结构时的正确性。其次，本文提出了一种具有浮空场板的SOI D-RESURF LDMOS。该器件的结构特点是在器件靠近沟道处的正偏PN结的上面引入一无任何电气连接和偏置电压的浮空场板。利用MEDICI软件研究了器件的基本特性，可知该结构能有效改善漂移区的表面电场分布，获得高击穿电压与低的导通电阻。相比于常规的SOI D-RESURF LDMOS器件结构，相同结构参数下新器件结构的击穿电压提高了5%，同时比导通电阻降低了25.5%。且该结构还能降低器件性能对器件结构参数的敏感性，降低了工艺制备的复杂性。接着，本文提出了一种制造FFP结构的SOI LDMOS的标准CMOS兼容工艺来制备FFP SOI D-RESURF LDMOS，借助Athena工具并对工艺条件和工艺参数进行了优化设计。仿真结果证实了本文提出的工艺方案在设计FFP SOI D-RESURF LDMOS器件结构时的正确性。