三维芯片堆叠封装是一种能大幅提升片上系统(SoC)集成度的封装技术，是芯片设计技术和系统集成技术的重要发展方向。芯片间的互联技术是三维堆叠封装中的关键技术，其性能将直接影响整个堆叠系统的性能。电感耦合互联技术具有低成本、高可靠性、高速度等特点，同时也具有很好的设计灵活性,而要提高电感耦合互联的性能，首先需要解决电感耦合的干扰问题。　　本文首先介绍了电感耦合无线互联的通信原理，包括芯片堆叠的三维结构和收发电路。选取了合适的片上电感物理模型，改进了Greenhouse法，使之适用于片上多层电感，对电感的自感和互感进行了计算，从而得到了电感耦合系数。然后从电感的耦合系数出发，对通道间干扰机制进行深入研究，分析电感尺寸、工艺和设计参数与干扰之间的相互关系，建立准确的干扰分析模型，为干扰降低研究提供基础。通过该模型可以计算得到一个使电感耦合系数最小化的距离，当电感通道按该间距排列时，相邻通道间的干扰可达最小。针对电感通道数量较多时，即使在该距离下干扰仍然严重的情况，本文提出了数字补偿的策略，计算分析结果表明，采用数字补偿后，干扰信号比(ISR)由大于-12dB降低到-18dB以下，且当通道数增多时变化不大，有效的保证了信号传输质量。