忆阻器（memristor）给后摩尔时代计算的物理基础带来了颠覆性变化,为人工神经网络的硬件实现提供高效能解决方案,将进一步提升人工智能的信息处理能力。其中,忆阻器脉冲神经网络运用忆阻器的阻变特性仿生人脑中的处理机制,有望从器件与算法上为人工智能创造新的发展机遇。然而,现阶段忆阻器脉冲神经网络实现还面临一些困难。器件方面,实验室生产的忆阻器性能尚不能满足大规模阵列集成,从精度、耐久性、良率和一致性等方面影响了网络功能的实现。算法方面,由于缺乏有效的训练方法,忆阻器突触和神经元电路的功能设计较为局限,限制了网络性能的提升。本文围绕解决现有条件下忆阻器脉冲神经网络的实现问题,从突触应用、神经元设计、训练方法和权值映射等方面开展研究。论文的主要工作如下:第2章研究人脑的遗忘机制,提出一种引入突触遗忘机制的网络训练方法,通过仿生人脑遗忘机制对学习的影响以减少网络权值的调整次数,能够显著地提高训练效率以支持在线应用的实现。首先,研究仿生遗忘机制,并建立忆阻器突触遗忘的电导响应模型（第2.1节）。进而,介绍单层忆阻器脉冲神经网络架构及其训练方法,并提出一种引入突触遗忘机制的改进方法（第2.2节）。然后,设计该改进训练方法的关键电路方案,并仿真验证该方案的可行性（第2.3节）。最后,通过算法仿真验证该训练方法,并将其与传统方法进行比较分析（第2.4节）。第3章提出一种自激活型脉冲神经元的设计与应用方法,通过增加输入均衡、空间和时间相互作用等原理机制使神经元具备自激活能力,简化了神经元电路的实现。首先,阐述自激活型神经元的输入均衡、空间和时间相互作用原理设计（第3.1节）。其次,从权值更新和训练流程两方面介绍该神经元在多层网络中的应用及训练方法调整（第3.2节）。然后,设计该神经元的关键电路实现方案,并通过LTSPICE仿真验证其功能的完整性（第3.3节）。最后,仿真分析该训练方法的网络性能,研究有限精度、电路噪声、写入噪声、阵列良率和器件间不一致性等非理想因素的影响,并将其识别性能、计算能效比与已有算法和硬件系统进行比较（第3.4节）。第4章提出一种网络局部互联的多层网络实现方法,将输入和隐含层的全连接改为若干个子输入层和子隐含层的连接,显著简化连接电路并提高网络性能。首先,介绍网络互联架构,并对符号进行定义（第4.1节）。进而,阐述架构中的局部连接子网络映射方法（第4.2节）。然后,提出具有局部子网络互联的多层网络训练方法,包括基于忆阻器非线性电导响应的学习速率调整方法和网络训练工作流程（第4.3节）。最后,仿真测试该方法的网络性能,利用参数可视化方法分析训练过程中神经元内部状态和突触权值的变化,同时研究忆阻器阵列非理想特性对网络性能的影响,最后将其性能与类似结构的脉冲神经网络和忆阻器卷积神经网络进行对比（第4.4节）。第5章提出一种面向网络权值矩阵映射的忆阻器阵列调控方法,通过对1T1R阵列中晶体管栅极电压的反馈控制,实现对忆阻器阻值的精确、稳定调控。首先,介绍忆阻器阵列调控的原理设计和电路实现方法（第5.1节）。然后,介绍硬件测试验证系统的硬件组成和软件功能（第5.2节）。最后,测试分析该调控方法的阻值写入精度和稳定性,并通过图片写入测试和脑电信号分类应用进一步验证本方法的调控效果（第5.3节）。