近些年，我国数字多媒体产业发展迅速，市场上不断出现新的视听产品：MP4、数码照相机、数字广播电视、下一代高清晰度DVD……按照广电总局的规划，到2015年，我国将停止模拟电视广播，全面使用数字电视广播。数字视频编码标准是这个产业的基础之一，长时间以来我国一直使用国外的标准，付出了大笔的专利费。为了摆脱在产业源头受制于人的局面，2006年3月1日，AVS视频编码国家标准颁布实施。　　 AVS视频编码标准平均压缩效率是MPEG-2的2.4倍，与国际上最先进的视频编码标准H.264相当，算法复杂度明显降低，应用范围广泛。AVS已经成功被国际电信联盟列为IPTV国际标准框架中的重要组成部分，中国网通已经决定在IPTV中采用AVS，对标准的编解码器的研究是我国多媒体技术领域的一个重点。　　 本文针对AVS视频解码器VLSI设计进行研究，提出了有效的解决方案，是对AVS视频解码器设计的探索。　　 系统架构设计、存储设计和模块优化设计是VLSI设计所关注的重要问题，本文对此进行了重点研究：　　 根据低级任务和高级任务的分类对系统进行软硬件划分，利用空间并行和时间并行划分硬件模块保证了系统在数据处理量巨大情况下的实时解码性能。　　 以宏块为单位的帧缓存组织形式是针对视频解码以宏块为单位进行运算的特点设计的，相比按像素行的存储方式，节省了87.1％的SDRAM激活和关闭次数，有效降低了访存延时，从而提高了访存效率，满足解码器对大量数据的需求。　　 针对环路滤波模块设计，讨论了模块优化设计的方法，包括硬件复用、存储优化和流水线技术。流水线架构将滤波运算统一用一套硬件结构处理，实现不同边界滤波之间的硬件复用。滤波计算与对外部存储器的访问并行，减少处理所需时钟周期数，使该模块在频率为80MHz时，就可以满足对高清视频的实时解码。采用分类存储方法节省了92160bit片上缓存，使整个系统的面积减小23.5％　　 本文设计的解码器在140MHz下支持AVS视频基准档次6.0级别，支持分辨率为1920×1080每秒30帧的高清实时解码。