粗粒度可重构架构（Coarse-Grained Reconfigurable Architecture,CGRA）是一种高效的密码算法处理平台,现有CGRA虽具有丰富的片上资源,然而计算单元利用率较低,且无法流水处理链接工作模式的分组密码算法,导致此类算法的实现性能难以有效提升。为此,本文以高面积效率（单位面积的处理性能）为设计目标,研究粗粒度可重构密码处理器的架构设计与关键技术,主要研究内容及成果如下。1.本文分析了不同类型对称密码算法的基本组成、工计算位宽以及不同工作模式下的处理流程,从模块通信关系和数据依赖关系两个层次入手提取了不同算法流水处理的架构特性,依托于流水线处理技术建立了面向对称密码算法的粗粒度可重构处理模型,开展了多种算法的适配性验证,结果证明该模型能够兼容所有类型的对称密码算法,为高面积效率的粗粒度可重构密码处理器设计奠定了理论基础。2.针对现有密码CGRA设计无法兼顾计算单元利用率与关键路径延迟的问题,本文分析了粗粒度可重构计算模型的数据输入、传输、处理及输出流程,研究了可重构单元互连关系、功能单元组成、功能单元闲置及再利用技术,提出了一种并发流水线构造技术（Concurrency Pipelined Method,CPM）。基于该方法,本文设计了粗粒度可重构密码逻辑阵列（Coarse-Grain Reconfigurable Cryptographic-logic Array,CGRCA）的处理架构。相较常规流水处理架构,密码处理性能提升至多可达3.2倍,面积效率提升最多为2.76倍。3.针对现有CGRA互连结构适配到基于CPM的CGRCA时存在互连网络开销倍增、不支持并发流水线和网络拥塞等问题,本文分析了CGRCA上的3种数据传输模式和4类数据动态传输场景,设计了一种基于环形拓扑和虚拟总线的CGRCA互连网络,在每个互连节点之间设置了多级互连子网络和动态互连单元,支持多流水线数据并发传输且适配不同动态数据传输场景,降低了网络的路径冗余度和硬件开销;通过构建多条虚拟总线实现了数据跨级传输和反馈传输,解决了全局互连资源开销过大和互连竞争问题,本文所提互连网络与其他典型互连结构相比,以增加15%的网络延迟为代价,降低了约41%的网络面积开销。4.针对现有CGRA存储系统不能满足CPM的多数据流并发读写需求,也无法流水处理链接工作模式下的分组密码算法和哈希函数的问题,本文提取了CGRCA上各类数据存储器的结构特性,构建了由集中式缓存体和可配置互连网络组成的CGRCA存储系统,设计了静态互连与动态互连相结合的缓存互连网络,优化了多缓存体与计算阵列之间的通信方法,实现了对多流水线数据流的并发读写和多个密码任务数据包的交错访存,突破了现有架构在链接工作模式下难以利用流水线技术挖掘分组间并行性的性能瓶颈。CBC模式下分组密码算法实现性能的提升可达11.36倍。5.本文在40nm CMOS工艺下实现了CGRCA处理架构并映射实现了多种对称密码算法。实验结果表明,与其他同类型的CGRA平台相比,CGRCA的ECB模式分组密码算法的数据吞吐率几乎达到同类架构中的最高水平,典型算法的实现吞吐率约为同类最优架构的74.4%,序列密码算法和哈希函数的实现吞吐率均优于其他同类架构;面积效率方面,除有效提升了CBC模式分组密码的面积效率外,序列密码算法和哈希函数实现的面积效率最多达其他架构的2.75倍和6.04倍。此外,与同工艺的典型FPGA计算平台相比,CGRCA的典型密码算法实现面积效率提高了约14.04倍,这证明了相较于细粒度可重构架构,粗粒度可重构架构在密码处理领域具有显著面积效率优势。