高速数据采集与实时存储技术广泛应用于科学研究和军事电子信息系统中。在雷达信号的获取和处理等应用中,对数据采集与存储系统的采集存储带宽和容量要求也越来越高。传统的存储方式和存储介质已经不能满足高速海量存储的要求,在这种情况下,如果能够对采集到的数据进行实时的无损压缩,就可以有效地减少存储时的数据量,使得高速数据流可以被实时存储下来,方便科研人员进一步分析处理。本文在常用压缩编码算法的基础上,考虑高速数据采集和存储的应用场合,基于LZW算法,在字典模块的快速存取和本身结构方面,对压缩编码算法进行了改进。设计了哈希函数用于字典模块的快速存取,并对耗时最大的字典模块进行并行化改进,利用硬件对算法进行并行加速,达到对高速数据量进行实时压缩的目的。随后,本文基于Verilog硬件描述语言对该压缩编码算法进行硬件优化与实现,并利用Xilinx Kintex7 FPGA对算法进行仿真、验证和测试。算法实测结果表明,本算法在33MHz的系统主频下,实现了275.4Mbps的数据吞吐量,压缩比在20%到50%之间。证明该数据压缩方法是切实可行的。最后,对课题进行了总结,提出了算法存在的一些缺点,并明确了进一步研究的方向。