功率半导体器件作为电子设备系统的核心部件,已广泛渗透到消费、医疗、工业、运输、航天等领域,在人类日常生活及经济发展中扮演着越来越重要的角色。自上个世纪50年代以来,随着真空电子管逐渐被固态电子器件代替,人类迎来了新的技术革命。其中,MOS栅控技术的出现为功率半导体器件的发展带来了契机,基于MOS栅控技术的功率MOSFET器件受到了研究人员的持续关注,并伴随制备工艺和设计理念的更新不断发展。然而,受限于器件物理结构的内在因素,现有功率MOSFET器件的功耗依然较大,无法满足人们对电子设备系统小型化、智能化、节能环保的进一步需求。本文以降低功率MOSFET器件功耗为研究点,开展了低功耗功率MOSFET器件新结构、漂移区电荷分配和沟道区能带调制机制、寄生电容及“硅极限”模型、终端优化等关键问题的研究工作。通过理论解析、仿真模拟、实验制造的方式对相关问题进行了详细的研究和探讨,主要内容如下:一、建立漂移区电荷分配和沟道区能带调制机制,提出寄生电容CGD解析模型。本文从25 V低压功率MOSFET器件开关过程中漂移区内电离杂质电荷的耗尽情况出发建立电荷分配机制。电荷分配机制的本质是电耦合至器件栅极和其他位置的电荷量总和等于漂移区中电离杂质电荷量,而电耦合至栅极的电荷大小恰好决定了寄生CGD性能。基于电荷分配机制,提出低功耗屏蔽层结构,建立器件寄生CGD解析模型。此外,屏蔽层结构引入能带调制机制使沟道区可以采用更短的长度和更低的掺杂浓度,从而降低导通电阻和寄生CGS。研究结果证明,基于屏蔽层结构的低功耗25 V低压器件开关优值RON×QG相比现有传统器件改善了约35.5%。二、基于电荷分配机制,提出窄栅低功耗功率MOSFET器件结构。揭示传统25 V低压功率MOSFET器件功耗的产生机理,即FP结构降低寄生CGD的同时额外引入了寄生CGS和CDS。窄栅结构通过淀积薄多晶硅层加回刻的方式将传统完整的栅电极中间部分去除,从物理结构上降低栅极与FP之间的寄生CGS。此外,窄栅结构下方采用了低k介质材料,通过降低介电常数的方式进一步改善寄生电容特性。实验结果显示,栅低结构厚度不超过100 nm,基于窄栅结构的低功耗25 V器件最终获得了34.1 mΩ?n C的RON×QG,相比传统器件改进了约11.6%。此外,针对窄栅器件边缘终端出现的击穿特性退化,通过研究电场集中和寄生npn-BJT晶体管开启的现象成功解决。最后对窄栅结构应用于中低压80 V领域的可行性做了分析和讨论。三、提出低功耗TRN-LDMOS器件低阻顶层结构,建立RON,SP-VB“硅极限”解析模型。现有700 V高压LDMOS器件功耗依然较大的原因本质在于“硅极限”,即RON,SP与VB之间呈幂指数关系,使高压器件RON,SP随VB升高而剧增。为此,本文提出TRN-LDMOS低功耗器件,通过在器件表面引入额外的低阻顶层结构降低RON,SP。针对实验测试中发现的三维边缘终端提前击穿的问题,通过优化过渡区使电荷不平衡和曲率效应消除。针对经过终端优化设计的TRN-LDMOS器件,建立“硅极限”解析模型为RON,SP=5.93?10-6?22（T/298）1.7?VB~2,参数β与传统triple RESURF技术相同,但参数α降低31.2%。实验结果显示,低功耗TRN-LDMOS器件获得了RON,SP=86.49 mΩ?cm~2和VB=805 V的优异性能,在现有700 V级应用领域达到一流水平。