数字射频存储器是现代电子对抗系统中有源雷达干扰机的主要组成部分，用于将接收到的雷达信号的精确的复制信号返回该雷达系统，以此来混淆该系统。在另一些情况下，需要将不同于接收到的雷达信号的特征的信号返回雷达系统，用来进一步使雷达系统混淆工作。随着世界军事科技的飞速发展，采用数字射频存储器的有源雷达干扰机日益成为全球研究的重点。 本课题为射频仿真系统的一个组成部分，设计指标要求有300MHz的瞬时带宽，本系统采用采样速率为1GHz的超高速模数转换器(ADC)，实际使用两个采样速率为500MHz的ADC交替采样以达到1GHz。并且在系统中采用了可编程逻辑器件作为控制器和数据缓存器，从而大大降低了系统的功耗。设计中大量的使用了ECL逻辑的芯片，诸如锁存器，移位寄存器等等。在带来了超高速的优势的同时，巨大的功耗也是设计中所考虑的一大事项。本系统采用锁相型频率合成器作为超高速模数转换器的时钟源。 本系统已经完成了电路图的设计以及系统的仿真。