随着智能手机、平板电脑、固态硬盘等产品市场的扩大，对快速大容量存储器的需求日益增长。NAND Flash作为一种非易失性存储器，具有存储密度高、编程擦除速度快、成本低、寿命高等特点，成为存储芯片的主流。NAND Flash控制器的研究具有重要的价值，它负责完成NAND Flash存储器与外部设备之间的数据传输。控制器设计的好坏影响到整个存储系统的性能。与一般控制器不同的是，本文设计的NAND Flash控制器，既支持ONFI1.0~2.2的异步与源同步接口，又支持Toggle DDR1.0接口。控制器内部有专门的物理层电路来产生高速DDR接口时序，发挥出NAND Flash的最大传输速度。结合SoC开发的需求，所设计的NAND Flash控制器是采用AHB接口，目前最主流的片上系统总线。内置DMA模块进行数据传输引擎，主动从外部搬运数据，无需CPU干扰，进一步加快了数据传输。由于NAND Flash存储过程中出现比特位反转，控制器内增加了ECC校验功能，来进行错误检测与纠正。ECC模块采用IP核，基于BCH算法，能够实现1K字节数据中纠正32位随机错误。最后，对NAND Flash控制器进行功能仿真，仿真结果表明所设计的NANDFlash控制器能够完成对NAND Flash的各种存取操作，接口时序满足ONFI与Toggle的标准要求。然后采用SMIC0.13标准工艺库进行逻辑综合、布局布线，在SynopsysPrimeTime下进行静态时序分析与优化，修复了建立与保持时间的违例。