近年来,随着神经网络相关理论及算法的快速发展,卷积神经网络因强大的二维信息处理能力和良好的泛化能力,在机器视觉领域得到了广泛应用。但是,卷积神经网络算法的计算量大,部署在功耗、成本受限的嵌入式系统上,处理器无法提供充足的算力。为了提升嵌入式系统执行推理任务的效率,本文基于RISC-V指令集架构设计了一款卷积神经网络处理器,满足前向推理任务的算力需求,并且具备低功耗、低成本的优势。本文主要工作如下:（1）研究并设计乱序变长标量流水线的RISC-V处理器核。处理器核Sparrow RVEX支持RV32IMABC指令集,采用5-7级动态调度流水线设计,支持乱序发射和乱序写回,使用计分板解决流水线冒险问题。分支预测单元配备了两位饱和计数器和返回地址栈,可以预测跳转方向和跳转地址。动态迭代除法器提高了除法指令的执行速度。（2）研究并设计面向卷积神经网络的专用硬件加速器。卷积层采用行并行方案,使用BOOTH算法和华莱士树降低乘加计算单元的功耗和面积开销,设计了卷积专用存储控制器提高数据吞吐量。将池化激活模块连接至卷积层流水线的末端,减少数据重复存取的开销。（3）构建卷积神经网络处理器系统。处理器核通过自定义指令接口与加速器进行交互,内部总线实现了处理器核、加速器和多种外设模组的层次化互联,调试机制提供了更高效的软硬件缺陷分析工具。软件层面通过板级支持包封装了底层硬件操作,提高上层应用的开发效率。（4）实验分析加速器的功能和能效数据,评估其面积和成本表现。使用FPGA原型验证平台分析功能正确性和性能表现,加速器的算力达到92.2 GOPS@100 MHz。在130 nm工艺节点下进行逻辑综合,加速器系统的动态功耗为142.9 m W,Cell面积为701685.7平方微米。结果表明,加速器的能效表现良好,Cell面积属于微处理器级别,成本和功耗表现满足嵌入式系统的要求。