应用于物联网无线传感器节点的微控制器经常工作在休眠模式,休眠状态下芯片采用低漏电的电压转换电路供电以降低芯片功耗。开关电容DC-DC与低压降线性稳压器和电感型电压转换器相比具有成本低、集成度高、轻负载时效率较高的特点,适用于休眠场景,但传统结构的开关电容DC-DC输出纹波较大,负载电流降低时效率急剧下降。为了提高芯片休眠状态下的电源使用效率,需要设计轻负载高效率低纹波的全集成开关电容DC-DC。多相位时钟交叉驱动方案在降低纹波的同时会造成与时钟相位数量成倍数的驱动损耗,为了提高全集成开关电容DC-DC的转换效率,本文将时钟相位减少为两个,并增加负载自适应偏置线性稳压器进一步降低纹波。本文提出在线性稳压器中增加NMOS的主从功率管结构和偏置电路,复制负载电流的1/N作为反馈电流控制电路损耗,降低整体电路静态功耗的方法。反馈电流控制振荡器的输出频率,并作为线性稳压器的偏置电流,根据负载电流的不同自适应调节控制电路以及线性稳压器的功耗。最后为了进一步降低静态功耗,本文设计基于供电切换模块的自供电电路,在输出电压稳定后将振荡器和部分时钟处理模块的供电切换为输出电压。本文全集成开关电容DC-DC基于TSMC40nm工艺设计,共使用240p F片内电容,版图面积为0.093mm2,电路版图仿真结果表明FF工艺角、80℃条件为最差情况,此时:负载范围为50n A～5u A,输出电压700m V,全负载范围内输出电压纹波小于10m V;在50n A、200n A、500n A、5u A负载时,转换效率分别为30.7%、51.67%、59.43%和62%,各项结果达到预期指标。