由于应用市场对非挥发闪存日益增长的高密度和大容量的要求,闪存的工艺水平已经进入1X nm节点,传统的浮栅型存储器件因为可缩小性差,相邻单元干扰增加而面临可靠性下降的问题;电荷俘获型存储器(CTM)成为其可能的替代技术。针对CTM,目前有三种提高存储密度的方法:采用多值或者多位存储技术提高每个器件单元的存储位数,采用高k材料作为电荷俘获层增大器件存储窗口,平面型器件转为三维(3D)存储结构降低单元等效面积。本论文主要针对高k材料作为电荷俘获层的存储特性以及与3D存储结构尺寸缩小相关的可靠性问题展开研究,同时论文研究了针对嵌入式闪存的高密度存储方法。论文开展了高k材料作为电荷俘获层的存储结构遴选、工艺优化和能带结构优化的工作。通过对比研究了单层Ta2O5、Hf O2以及两者的复合结构Ta2O5/Hf O2/Ta2O5(THT)和Hf O2/Ta2O5/Hf O2(HTH)的存储特性;研究表明复合存储材料能够实现更大的编程和擦除窗口,其中THT能带结构中间的势垒阻挡了编程和擦除时的电荷俘获和隧穿发射,而HTH结构的存储特性优于THT结构。论文进而优化了HTH结构的制备工艺,结果表明增加退火温度会提高器件编程擦除速度,采用O2退火氛围可以抑制背栅注入。最后,通过改变HTH结构中两个Hf O2势垒层的厚度配比,制备获得了优化的MAHTHOS(Al-Al2O3-Hf O2-Ta2O5-Hf O2-Si O2-Si)器件,实现了较大的存储窗口和良好的可靠性,有利于多位存储技术的应用。针对电荷俘获型3D存储器件,电荷会沿着纵向连续的氮化硅迁移而引起相邻单元间串扰,制约了存储阵列纵向尺寸的缩小。论文提出并通过仿真验证了从器件保持特性中分离电荷横向迁移影响的表征方法,并基于该方法对电荷横向迁移特性进行研究;建模和机理分析结果表明Poole-Frenkel发射对电荷横向迁移起主要作用,而陷阱之间的隧穿作用可以忽略;另外,论文还分析了氮化硅厚度和电场应力导致的退化对电荷横向迁移的影响。针对嵌入式闪存应用领域,论文基于双位非均匀沟道的CTM器件提出一种实现e NAND和e NOR混合存储架构的方案,并对其操作方法进行研究。同时,论文通过仿真和实验验证对高密度大容量存储阵列的电路系统设计方法进行了研究,最终成功制备了1 Gb NOR型闪存验证芯片,实现单字节100 ns的随机读取速度。